ARMv7-M Cortex-M7内外Cache策略疑问及STM32F746应用咨询

核心概念拆解 #

把ARM文档的晦涩表述翻译成大白话：

• Inner Cache策略：完全服务于Cortex-M7内核自带的L1 Cache。你之前的理解是对的——它控制内核与内部SRAM（或核内挂载的其他内存）之间的缓存行为，比如写通/回写、分配/不分配这些规则，内核直接读取这个设置来管理L1 Cache的操作。
• Outer Cache策略：这是给内核之外的缓存层级准备的总线控制信号。如果芯片在Cortex-M7外部集成了独立的L2 Cache控制器，或者外部内存控制器带缓存功能，内核访问外部内存时，会把Outer策略对应的控制信号放到内存总线上，告诉外部硬件“这个内存区域要用XX缓存规则”。

所谓“传递信号”，本质是硬件层面的总线交互：不是软件直接配置外部缓存，而是通过总线的专用控制引脚把策略信息发送出去，外部缓存硬件会监听这些信号，自动套用对应的规则，无需额外写寄存器配置。

STM32F746的定制实现 #

ARM给芯片厂商留了定制空间，针对STM32F746：

• 它没有独立的外部L2 Cache控制器，所以Outer策略的信号主要作用于外部内存控制器（FMC，驱动SDRAM的外设），用来控制总线事务的属性（比如突发传输、缓存权限）。
• 关于“内部策略暴露到外部”：STM32F746的设计中，MPU配置的Inner策略会同步部分信号到外部总线上，用来配合外部内存的缓存行为。这部分细节需要查STM32F7参考手册的MPU章节，里面明确了内存区域的Inner/Outer策略如何映射到总线信号。另外，全局缓存的开关由SCB（System Control Block）的寄存器（如SCB_CCR）控制，但具体区域的策略还是在MPU中配置。

你的场景疑问解答 #

内部SRAM的策略设置 #

针对内部SRAM（如SRAM1/SRAM2/SRAM3），Outer策略完全无关。因为内部SRAM直接挂在核内总线上，不会经过外部总线，内核只会用Inner策略控制L1 Cache对它的缓存行为，Outer策略的信号根本不会被触发。

无外部L2 Cache的外部SDRAM设置 #

STM32F746没有外部L2 Cache，配置外部SDRAM的MPU区域时：

• 内核的L1 Cache会遵循Inner策略处理SDRAM的缓存（比如是否缓存SDRAM数据、用写通还是回写）；
• Outer策略的作用是向FMC发送总线控制信号，比如告知FMC该内存区域的读写是否支持缓存相关的总线操作。实际配置时，通常会把SDRAM的Inner和Outer策略设为一致（比如都配置为Write-Back, Write-Allocate），因为没有独立L2，两者最终会协同作用于L1 Cache和外部总线的交互。

内容的提问来源于stack exchange，提问作者Ilya