Vitis HLS硬件加速性能对比疑问：C与联合仿真时间解读

• 问题1：C仿真中，用户等待程序运行的时间是否为Total CPU user time？
  不完全是。Total CPU user time是程序实际占用CPU核心的计算时间，而你盯着屏幕等待的实际时间（墙钟时间）会受系统后台进程、CPU调度影响——比如电脑同时开着浏览器、杀毒软件，实际等待时间会比这个数值长。如果是单线程程序且独占CPU的场景，两者会比较接近。但要评估纯计算逻辑的耗时，Total CPU user time更准确，它排除了系统调度的干扰。

• 问题2：联合仿真日志中显示的265ns是仅硬件函数的运行时间还是整个程序的运行时间？
  这个265ns仅对应你写的do_for_hw硬件函数的运行时间。联合仿真的核心是单独模拟FPGA上硬件模块的执行时序，main程序里的其他CPU端代码不会被计入这个时间。这个数值是硬件模块从输入有效到输出完成的时钟周期换算出来的（比如时钟是10ns周期，26.5个周期就对应265ns）。

• 问题3：如何对比有无硬件加速时main程序的实时性能？

  • 先跑纯CPU基准测试：把do_for_hw换成纯C实现的相同算法（和硬件逻辑完全对齐），运行完整main程序，用系统工具统计总运行时间（比如Linux用time ./your_program，Windows可以在代码里加clock()计时）和CPU占用率。
  • 再跑硬件加速测试：把综合后的硬件模块部署到目标FPGA板卡，运行调用硬件的main程序（通过PCIe/AXI接口交互），同样统计总运行时间和CPU占用。
  • 对比核心指标：重点看总运行时间（加速后应该更短）、CPU使用率（硬件运行时CPU可以空闲处理其他任务，占用率更低），也可以计算吞吐量（每秒处理的数据量），更直观体现加速收益。

内容的提问来源于stack exchange，提问作者Vhdl_slave