MSP430 SPI接收故障：while (!(IFG2 & UCA0RXIFG))无法接收数据求助

问题描述 #

使用Code Composer Studio 10开发MSP430G2553的SPI代码时，接收功能异常，程序卡在while (!(IFG2 & UCA0RXIFG))循环中无法获取接收数据。已尝试调整UCA0CTL1、UCA0CTL0的配置参数，但问题未解决，需要修复接收缓冲区故障。

现有问题代码 #

#include <msp430.h> 
#include <msp430g2553.h>

char data_send, data_recv;
int main(void)
{
    WDTCTL = WDTPW | WDTHOLD;   // stop watch dog timer
    P1SEL  = BIT1 | BIT2 | BIT4;
    P1SEL2 = BIT1 | BIT2 | BIT4;
     UCA0CTL1 |= UCSWRST ;
    UCA0CTL0 |= UCMSB + UCMST + UCSYNC+ UCCKPL;
    UCA0CTL1 |=  UCSSEL_2;

while (!(IFG2 & UCA0TXIFG));
     UCA0TXBUF = 0XAA;
    data_send = UCA0TXBUF;

while (!(IFG2 & UCA0RXIFG));
data_recv = UCA0RXBUF;

   P1OUT |= (BIT5);
    return 0;
}

问题根源分析 #

1. 未释放SPI软件复位：配置完寄存器后未清除UCSWRST位，SPI模块始终处于复位状态，无法启动收发，导致UCA0RXIFG永远不会置位。
2. 缺少时钟分频配置：仅指定了SMCLK作为时钟源，但未设置分频系数，时钟频率可能超出SPI模块工作范围。
3. 引脚配置不完整：主模式下未配置STE引脚的方向与电平，可能导致总线状态异常，影响数据传输。
4. 端口方向未初始化：仅配置了引脚功能选择，未设置引脚输入输出方向，导致信号无法正常传输。

修复后完整代码 #

#include <msp430.h> 

char data_send, data_recv;

int main(void)
{
    WDTCTL = WDTPW | WDTHOLD;   // 停止看门狗定时器

    // 配置SPI引脚功能与方向
    P1SEL  = BIT1 | BIT2 | BIT4;   // P1.1=UCA0CLK, P1.2=UCA0SIMO, P1.4=UCA0STE
    P1SEL2 = BIT1 | BIT2 | BIT4;
    P1DIR |= BIT4 | BIT5;          // 设置P1.4(STE)、P1.5(LED)为输出
    P1OUT |= BIT4;                 // STE引脚拉高，主模式下禁用从设备选择

    // SPI模块配置
    UCA0CTL1 |= UCSWRST;           // 进入软件复位状态，允许配置寄存器
    UCA0CTL0 = UCMSB | UCMST | UCSYNC | UCCKPL;  // 主模式、同步通信、MSB优先、时钟极性高
    UCA0CTL1 = UCSSEL_2;           // 时钟源选择SMCLK
    UCA0BR0 = 0x02;                // 分频系数2，SPI时钟=SMCLK/2=500kHz
    UCA0BR1 = 0x00;
    UCA0CTL1 &= ~UCSWRST;          // 释放软件复位，启动SPI模块

    // 发送数据
    while (!(IFG2 & UCA0TXIFG));   // 等待发送缓冲区空
    UCA0TXBUF = 0xAA;              // 写入待发送数据
    data_send = UCA0TXBUF;

    // 接收数据
    while (!(IFG2 & UCA0RXIFG));   // 等待接收完成
    data_recv = UCA0RXBUF;         // 读取接收缓冲区数据

    P1OUT |= BIT5;  // 点亮LED标记程序执行完成
    return 0;
}

关键修改说明 #

• 新增P1DIR和P1OUT配置，确保STE引脚在主模式下保持输出高电平，避免总线异常。
• 添加UCA0BR0/UCA0BR1分频配置，将SPI时钟调整到稳定工作范围。
• 配置完成后通过UCA0CTL1 &= ~UCSWRST释放复位，启动SPI模块。
• 简化寄存器赋值方式，避免多次|=导致的冗余配置。

额外调试建议 #

• 使用示波器测量CLK、SIMO、SOMI引脚，确认时钟信号和数据输出是否正常。
• 检查从设备的SOMI引脚是否有数据输出，确认从设备已正确响应SPI请求。
• 若仍有问题，可增大分频系数降低SPI时钟频率，排查时序不匹配问题。

内容的提问来源于stack exchange，提问作者Noob