为何CPU无法直接访问非总线宽度整数倍的内存地址？

这本质是硬件设计层面的取舍，核心原因来自内存和总线的底层工作机制：

• 内存芯片的访问特性：早期DRAM（动态随机存取存储器）靠"行+列"寻址，每个存储单元对应固定的行块与列位置。如果要读取跨对齐边界的数据（比如从地址2读取4字节），数据会横跨两个独立的存储单元块，内存控制器无法一次完成读取，必须分两次操作再拼接结果。

• 总线的传输规则：CPU与内存之间的总线按固定宽度（比如32位对应4字节）传输数据，每个总线周期只能处理一个对齐地址块的请求。非对齐访问会被拆成两个总线周期：先读取前一个对齐块的后半段，再读取后一个对齐块的前半段，最后由CPU内部逻辑合并成完整数据。早期CPU为简化硬件设计，直接省略了这种拆分逻辑，因此就出现了"无法直接访问"非对齐地址的情况。

• 性能与复杂度的权衡：后来x86这类架构的CPU虽加入了非对齐访问的硬件支持，但这类操作依然要消耗更多时钟周期——两次内存读取+数据拼接，性能远不如对齐访问。而部分早期RISC架构（比如早期ARM）甚至会直接抛出对齐异常，要求软件手动处理拆分读取，这也侧面体现了非对齐访问在硬件层面的实现成本极高。

回到你提到的结构体填充：编译器自动给结构体成员添加填充字节，就是为了让每个成员的起始地址符合总线宽度的对齐要求，避免CPU执行额外的非对齐处理，从而提升程序运行效率。

内容的提问来源于stack exchange，提问作者Mehdi Charife