使用Rayon并行求和为何结果不同？

核心原因：浮点数运算的非交换/结合性 #

IEEE-754浮点数的加法不满足交换律和结合律——由于浮点数精度有限，累加顺序的变化会导致最终结果出现舍入误差差异，这是所有浮点数计算的固有特性。

sum1与sum2的差异根源 #

• sum1的计算逻辑：先将所有计算项收集到Vec中，再通过标准库iter().sum()完成顺序累加。标准库的求和是严格从第一个元素到最后一个依次累加，顺序完全固定，因此每次运行结果一致。
• sum2的计算逻辑：Rayon的ParallelIterator::sum()采用并行分块累加：先将迭代器划分为多个子块，每个子块在独立线程中完成局部求和，最后合并所有局部和得到最终结果。即使线程数固定，子块的划分、合并顺序也可能存在细微波动，导致累加路径变化，最终结果出现差异。

单线程时sum2仍与sum1不同的原因 #

即使线程数设为1，Rayon的sum()依然是分块累加（单线程处理所有子块），而非像标准库那样从头至尾顺序累加。分块累加的路径与顺序累加不同，舍入误差自然不同，因此结果仍会和sum1存在差异。

跨平台结果差异的原因 #

不同CPU架构的浮点运算单元（FPU）实现存在本质差异：

• x86_64平台：多数x86 CPU会使用80位扩展精度寄存器进行中间浮点运算，即便最终存储的是64位f64类型。这种扩展精度会改变中间计算的舍入行为，与纯64位运算的结果产生偏差。
• aarch64平台：ARM架构的FPU通常直接使用64位精度完成所有运算，没有扩展精度的中间步骤，因此计算路径的舍入逻辑和x86_64完全不同，最终结果自然不同。

而aarch64单线程下sum1与sum2结果一致，属于偶然情况——可能是Rayon单线程分块累加的路径恰好和标准库顺序累加的舍入结果重合，但这种一致性不具备通用性，不能作为依赖。

验证方向（无需soft-float） #

若要确认硬件浮点的影响，可在x86_64平台强制禁用扩展精度：

#[cfg(target_arch = "x86_64")]
#[inline(always)]
fn force_double_precision() {
    unsafe {
        // 设置MXCSR寄存器，强制使用64位精度
        std::arch::x86_64::_mm_setcsr(0x1F80);
    }
}

在main函数开头调用该函数后再运行测试，结果会更接近aarch64平台的数值，以此验证硬件精度的影响。

内容的提问来源于stack exchange，提问作者bczhc