Quartus V20+ModelSim V20门级仿真无延迟及时序分析问题求助

一、门级仿真无预期延迟且无配置窗口问题 #

• 确认仿真类型与编译完整性
  必须完成全编译（Full Compilation）：点击Processing > Start > Start Compilation，确保生成带延迟信息的网表文件（.vo/.vho）和标准延迟文件（.sdo）。仿真时要选择门级仿真（Gate-Level Simulation），而非功能仿真。
• 配置ModelSim加载延迟文件
  启动ModelSim仿真时，需指定加载Quartus生成的.sdo文件。在ModelSim命令行输入：

  vsim -sdftyp /你的顶层模块路径=./编译输出路径/xxx.sdo
  

  替换命令中的顶层模块路径和.sdo文件实际路径，确保延迟数据被导入。
• 验证器件库映射
  若Cyclone V 5CEFA4F23C7器件库未正确加载，会导致延迟数据无法读取。打开Quartus的Tools > Launch Simulation Library Compiler，选择Cyclone V家族，指定ModelSim安装路径，重新编译器件库后再启动仿真。
• 手动配置仿真参数
  未弹出配置窗口是因为未提前设置仿真参数：进入Assignments > Settings > Simulation，确认仿真工具为ModelSim-Intel FPGA Edition，仿真模式设为Gate-Level，勾选Generate functional simulation netlist和Generate timing simulation netlist，配置完成后再启动仿真。

二、TimeQuest无法找到「Datasheet Report|Propagation Delay」章节问题 #

• 手动生成传播延迟报告
  Quartus V20的TimeQuest默认不会自动生成该报告，需手动操作：
  1. 打开Tools > Timing Analyzer进入TimeQuest界面；
  2. 在左侧Tasks面板右键点击Report Generation，选择New Report Task；
  3. 在弹窗中选择Report Type为Datasheet，设置Report Name为Propagation Delay，点击生成即可；
     或者直接在TimeQuest命令行输入：

  report_datasheet -propagation_delay
  

• 确保完成全编译
  仅完成综合无法提取实际器件延迟，必须执行全编译（包含布局布线），TimeQuest才能获取到Cyclone V器件的真实传播延迟数据。
• 适配版本界面差异
  旧书籍的TimeQuest界面与V20存在差异，V20中可直接通过Reports > Datasheet Reports > Propagation Delay菜单选项，一键生成目标报告。

内容的提问来源于stack exchange，提问作者user3514930