Verilog 2012字符串字面量是否支持Unicode字符？工具兼容咨询

问题背景 #

客户提供了一份声称合法的Verilog 2012文件（Unicode编码），其中字符串字面量包含非ASCII字符，代码片段如下：

case(field_name)
    ...
    "afe_cmn_clkgen_reg2[cmn_sris_ena_nt]" : begin descr = "Enables SRIS generation in CMN.\n0 – SRIS generation disabled\n1 – SRIS generation enabled"; found = 1; end
    ...

其中CMN.\n0后的破折号为Unicode十六进制U+2013（长破折号）。根据Verilog 2012标准A.8.8章节规定，字符串字面量仅允许ASCII字符，现咨询以下问题：

• 是否有明确文档说明Verilog对Unicode的支持？
• 部分Verilog工具是否可读取Unicode源文件？
• 它们如何处理非ASCII字符？

解答 #

1. Verilog标准对Unicode的明确说明 #

Verilog 2012（IEEE Std 1800-2012）官方标准中无任何条款明确支持Unicode编码或非ASCII字符：

• 标准A.8.8章节明确规定，字符串字面量仅允许ASCII字符（0x00至0x7F范围内的字符）；
• 整个标准的词法规则仅围绕ASCII字符定义，未提及Unicode相关内容。

2. Verilog工具对Unicode源文件的兼容性 #

多数商用或开源Verilog工具在实际使用中可以读取UTF-8编码的Unicode源文件，但这属于工具扩展支持，并非标准强制要求：

• Synopsys VCS、Cadence Xcelium等主流EDA工具，以及开源的Icarus Verilog，通常都能识别UTF-8编码文件；
• 但如果是UTF-16或其他Unicode编码格式，部分工具可能无法正常解析，出现读取错误或乱码。

3. 工具对非ASCII字符的处理方式 #

工具对非ASCII字符的处理分两种场景，差异明显：

• 标识符（模块名、变量名等）中的非ASCII字符：几乎所有工具都会直接报错，因为Verilog标准仅允许ASCII范围内的字母、数字、下划线和美元符号作为标识符组成部分；
• 字符串字面量中的非ASCII字符：
  • 部分工具会直接忽略或截断非ASCII字符，导致字符串内容丢失或错乱；
  • 部分工具会将非ASCII字符按其UTF-8字节序列原样保留在字符串中，但会导致字符串实际长度和内容与预期不符；
  • 少数工具会直接抛出语法错误，终止编译流程。

内容的提问来源于stack exchange，提问作者Ira Baxter