为何在RISC-V架构中执行零减零操作会得到NaN？

• 操作数并非标准IEEE 754零：如果fa0寄存器中的值实际是一个**信号NaN（sNaN）**或其他异常位模式，只是你误判为零，执行减法后会保持NaN状态。可以通过查看寄存器的原始位模式确认是否为标准零（单精度零的位模式是0x00000000或0x80000000，分别对应+0和-0）。

• QEMU仿真bug：部分旧版本的QEMU在RISC-V浮点单元仿真中存在逻辑错误，对零值减法的处理不符合IEEE 754标准，导致返回NaN。建议更新到最新版QEMU，或验证相同代码在真实RISC-V硬件上的执行结果。

• 浮点控制寄存器（fcsr）异常配置：虽然IEEE 754规定0-0的结果应为零，但如果fcsr中被错误设置了非标准控制位（比如某些调试或特殊模式位），可能导致FPU输出异常结果。可以读取fcsr寄存器的值（通过frcsr指令），确认其配置符合标准运算模式（舍入模式应为RN/RM/RP/RZ之一，异常标志位未被错误触发）。

• 指令编码错误：如果汇编代码中误用了其他浮点指令（比如误写为除法指令fdiv.s而非减法fsub.s），会导致错误结果。检查指令的机器码或反汇编输出，确认执行的是正确的减法指令。

内容的提问来源于stack exchange，提问作者user153245