如何在MIPS多周期架构中将BEQ指令的执行优化为2个周期？

要把BEQ（相等则分支）指令的执行从3周期（IF→ID→EX）压缩到2周期，核心思路是把分支判断和PC跳转逻辑提前到ID阶段完成，取消单独的EX周期。具体改造和逻辑调整如下：

• 合并阶段功能：
  原3周期中，ID阶段负责译码、读取寄存器对（Rs/Rt）、计算分支偏移地址；EX阶段负责判断寄存器值是否相等，若相等则将PC更新为分支目标地址。现在把这两个阶段的关键操作合并到ID阶段：

  1. IF周期：正常完成指令读取到指令寄存器（IR），同时计算下一条指令的PC（PC+4）并暂存。
  2. ID周期：
     • 完成指令译码，读取Rs和Rt寄存器的值；
     • 同步计算分支目标地址（PC+4 + 偏移量×4）；
     • 直接在ID阶段通过比较器判断Rs和Rt的值是否相等：
       • 若相等，立即将PC更新为分支目标地址，跳过原EX周期；
       • 若不相等，将PC更新为之前暂存的PC+4，进入下一条指令的IF周期。

• 数据通路的关键修改：
  基于你已有的3周期数据通路，需要做这些调整：

  • 在ID阶段新增相等比较器，直接对接Rs和Rt的输出端；
  • 把分支目标地址的计算逻辑从EX阶段迁移到ID阶段（若原设计中该逻辑在EX阶段）；
  • 调整PC多路选择器的控制逻辑：让ID阶段的比较结果直接控制PC选择分支目标地址还是PC+4，无需等到EX阶段输出控制信号；
  • 移除原EX阶段中专门用于BEQ的PC更新通路，因为这部分逻辑已合并到ID阶段。

• 需要注意的时序与兼容性细节：

  • 必须确保ID阶段内的寄存器读取、地址计算、比较判断等操作的延迟总和不超过单个周期的时序上限，避免出现时序违规；
  • 若处理器还支持其他指令（如算术逻辑指令），这类指令仍需保留3周期执行流程，需要在控制单元中添加指令类型判断逻辑，区分BEQ与其他指令的执行路径。

内容的提问来源于stack exchange，提问作者Awais