CPU循环迭代数据依赖下关键路径成因及寄存器预执行问题

代码与硬件参数 #

循环汇编代码 #

L3:
 1. movq %rax, (%rsi)
 2. movq (%rdi), %rax
 3. addq $1, %rax
 4. subq $1, %rdx
 5. jne  .L3

CPU功能单元参数 #

问题解答 #

1. 为何第2-3行与第1行的依赖未形成关键路径？ #

你的推测完全正确，核心是寄存器重命名技术消除了逻辑寄存器名带来的伪依赖：

• 表面上当前迭代的第1行写%rax，下一次迭代的第2、3行读写%rax，看似有依赖，但寄存器重命名会将逻辑寄存器%rax映射到不同的物理寄存器。
• 由于%rsi和%rdi指向不同内存地址，后续迭代的第2行（load）的输入是独立内存位置，和前一次迭代的%rax写操作没有真正的数据依赖链。CPU可以提前启动后续迭代的load和add操作——比如在第1次迭代执行store（第1行）的同时，就发起第2次迭代的load，等后续迭代要执行store时，对应的物理寄存器已经存好了load+自增后的值，完全不需要等待前一次迭代完成。
• 而%rdx的subq操作是真正的写后读依赖：每次迭代的subq必须用上一次迭代后的%rdx值，寄存器重命名无法打破这个串行依赖链，因此它才是限制循环速度的关键路径。

2. 决定CPU可提前执行同一逻辑寄存器读写操作数量的因素 #

从高层次原理看，核心限制因素包括：

• 物理寄存器文件（PRF）大小：逻辑寄存器会被重命名为物理寄存器，PRF的总容量决定了能同时承载多少个未完成的寄存器读写操作——剩余物理寄存器越多，能提前执行的操作批次就越多。
• 指令窗口大小：CPU需要将待执行指令暂存在指令窗口中，才能筛选无依赖指令乱序执行。窗口越大，能容纳的后续迭代指令就越多，可提前执行的操作数量也就越多。
• 加载/存储缓冲区容量：load和store操作会被放入专用缓冲区，缓冲区容量限制了同时能发起的内存访问数量，进而影响可提前执行的load（第2行）及后续add操作的数量。
• 功能单元并发能力：比如load单元的容量为2，意味着同一周期最多发起2次load，这会直接限制同一时间能提前执行的load操作数量。

内容的提问来源于stack exchange，提问作者E. Shcherbo