QC RB5与Ambarella CV5开发板PCIe高速IPC通信实现问询

方案可行性 #

完全可行，但必须遵循PCIe的主从架构规则：一端作为Root Complex (RC)，另一端作为Endpoint (EP)。QC RB5开发板通常具备PCIe RC能力，可作为主端发起事务；Ambarella CV5需要配置为EP模式，作为从端响应RC的读写/传输请求。

是否需要DMA？ #

• 小批量、低频率数据传输：可尝试通过mmap访问PCIe BAR（基地址寄存器）空间实现，但CPU介入的读写效率极低，不适合高速IPC场景。
• 高速双向数据传输：必须使用DMA。DMA能绕过CPU直接在RC和EP的内存间完成数据传输，是PCIe高速通信的标准方案。仅靠mmap+CPU读写无法满足高速传输需求，还会占用大量CPU资源。

lspci显示的PCIe桥能否用于通信？ #

lspci显示的PCIe桥是RC内部的总线扩展组件，负责PCIe总线的路由和信号转发，本身并不直接参与数据通信。只要RB5的RC能成功枚举到CV5 EP设备，说明桥已经在正常工作，通信是通过RC与EP之间的BAR空间或DMA通道完成的，无需额外操作桥设备。

是否需要将CV5设置为Endpoint模式？ #

是的，必须设置。PCIe通信的核心是RC发起事务、EP响应事务的主从模型。CV5默认可能处于RC或其他模式，需要通过修改固件、设备树配置或硬件开关将其切换为EP模式，否则RB5的RC无法识别和枚举CV5设备，更无法建立通信。

pcimem工具读写失败的常见原因及排查步骤 #

1. 设备未枚举：先通过lspci -vvv检查RB5是否能识别到CV5设备。如果看不到设备，优先排查CV5的EP模式配置、PCIe物理连线、电源供给。
2. BAR配置错误：确认CV5 EP设备的BAR空间类型（内存/IO）、大小是否正确，RB5端是否有权限访问该BAR。可通过lspci -s <设备BDF> -x查看BAR寄存器配置。
3. 权限问题：pcimem需要以root权限运行，否则会因权限不足无法访问PCIe空间。
4. 地址映射错误：pcimem操作的是PCIe总线地址，而非本地物理地址。需确保使用的地址是lspci输出中BAR对应的总线地址，且CV5端已将该BAR映射到本地可访问的内存区域。
5. EP端无驱动响应：CV5作为EP，需要有对应的驱动程序将BAR空间映射到本地内存，或者处理RC的读写请求。如果EP端没有驱动，RC端的读写会因无响应而失败。

内容的提问来源于stack exchange，提问作者Edmund Lai