ARM SMP系统中PPI的触发处理及本地定时器中断疑问

核心原理 #

GICv2中，所有核心的PPI虽然共用相同的irq编号，但本质是每个核心私有独立的中断源——每个核心的PPI寄存器（如中断使能、优先级、状态）都是独占的，中断触发时只会向产生该中断的核心发送信号，不会跨核心路由。

本地定时器中断的注册与处理方式 #

不需要全局统一的中断处理程序，而是每个核心独立完成自身PPI的配置与处理函数绑定，具体步骤如下：

• 进入核心专属初始化流程：双核心系统中，每个核心会有独立的启动/初始化分支（比如核心0启动后唤醒核心1，核心1进入自身初始化逻辑）。
• 配置GIC寄存器：在当前核心上下文里，针对本地定时器对应的PPI编号（通常是PPI 27，以实际平台为准），完成以下操作：
  • 通过GICC_PMR设置中断优先级
  • 通过GICC_ISENABLER启用该PPI中断
  • 配置定时器本身的触发条件（如计数周期）
• 绑定中断处理函数：
  • 裸机环境：将本地定时器的处理逻辑挂载到当前核心的中断向量表对应PPI入口处
  • Linux内核环境：使用request_percpu_irq()（或带IRQF_PERCPU标志的request_irq()）注册处理函数，确保每个核心的中断触发时，运行在自身核心上下文

同irq编号不冲突的原因 #

• GICv2的PPI中断控制是核隔离的：比如核心0启用本地定时器PPI，只会修改核心0的GICC寄存器，不影响核心1的同名PPI状态；核心1需要单独配置才能接收自己的本地定时器中断。
• 本地定时器硬件本身只向所属核心发送中断请求，GIC会直接将该中断路由到对应的核心，不会出现跨核心混淆的情况。

内容的提问来源于stack exchange，提问作者wangt13