Cortex-M4复位状态下JTAG能否访问DHCSR寄存器及调试模式复位序列咨询

1. 上电复位+系统复位均有效时的调试寄存器访问 #

当Cortex-M4同时处于上电复位（POR）和系统复位（SysRST）有效状态时，调试子系统处于完全硬复位状态，JTAG调试器无法访问DHCSR等调试使能寄存器。此时整个调试逻辑被POR锁死，所有调试寄存器均不可控。

2. 仅取消上电复位、系统复位有效时的寄存器访问 #

仅解除POR约束，保持SysRST有效时，调试子系统已脱离硬复位限制，此时JTAG调试器可以正常访问DHCSR等调试寄存器。系统复位属于软复位范畴，不会阻断调试子系统的访问路径。

3. 双复位有效时DHCSR的访问性 #

如上述第一点所述，POR+SysRST同时有效时，DHCSR寄存器处于不可访问状态，无法设置C_DEBUGEN位。必须先解除POR的硬复位约束，才能对该寄存器进行读写操作。

4. 复位后立即进入调试模式的JTAG操作序列 #

要让Cortex-M4在所有复位取消后直接进入调试模式，需遵循以下步骤：

• 先保持**上电复位（POR）和系统复位（SysRST）**同时有效至少10个时钟周期，确保芯片完成完全复位
• 释放POR，维持SysRST有效，此时通过JTAG接口写入DHCSR寄存器，将C_DEBUGEN位设为1，若需要处理器立即暂停，可同时设置C_HALT位为1
• 释放SysRST，处理器会跳过复位后的正常启动流程，直接进入调试模式
• 补充说明：部分芯片需额外配置DEMCR寄存器的VC_CORERESET位，确保复位后调试逻辑持续生效，避免调试连接丢失

内容的提问来源于stack exchange，提问作者cher