关于RISC-V内联汇编实现ADDI指令的正确性验证请求

推导过程回顾 #

根据RISCV-ISA-Specification第116页的ADDI指令格式：

imm[11:0] | rs1 | 000 | rd | 0010011 |  ADDI

要通过ADDI将数值15存入a0（x10）寄存器，选择x0作为rs1（硬连线零寄存器），参数配置如下：

• rs1：x0（二进制0b00000）
• rd：a0（x10，二进制0b01010）
• 立即数15：扩展为12位二进制0b000000001111

填充后完整指令二进制：

000000001111 | 00000 | 000 | 01010 | 0010011

按2字节拆分后对应的十六进制值：

0000 0000 | 1111 0000 | 00000101 | 0001 0011
-> 0x00       0xF0       0x05        0x13

结合RISC-V小端序存储规则，最终内联汇编写法为：

__asm__ volatile(".byte 0x13, 0x05, 0xF0, 0x00");

结论 #

你的推导完全正确，这段内联汇编确实会生成addi a0, x0, 15对应的机器码，执行后能将15存入a0寄存器。

实用建议 #

虽然手动编码机器码的方式可行，但实际开发中更推荐直接编写可读性更高的汇编指令，让编译器自动生成机器码：

__asm__ volatile("addi a0, x0, 15");

这种写法既避免手动计算可能出现的错误，也让代码更易维护。

内容的提问来源于stack exchange，提问作者hajo