AArch64大系统扩展（LSE）原子指令硬件实现：基于LL/SC还是总线缓存锁？

核心实现：基于原子内存操作，而非LL/SC #

LSE是ARM专为多核大系统设计的原子指令集，它完全独立于传统的LL/SC（加载-链接/存储-条件）机制，不需要依赖软件层面的重试逻辑，硬件直接支持单次完成原子内存操作。

硬件层面的原子性保障：缓存一致性协议驱动的独占访问 #

LSE指令的原子性靠ARM的缓存一致性协议（比如ARMv8配套的CCN、CMN互连架构协议）实现，具体流程如下：

• 执行ldadd、stlr这类LSE原子指令时，处理器会向缓存系统发起带独占标记的原子请求。
• 缓存系统会先确保目标缓存行处于独占状态：如果当前是共享状态，就通过一致性协议将其他处理器的缓存行置为无效；操作执行期间，缓存系统会阻止任何其他处理器访问该缓存行，直到整个原子操作完成。
• 这种机制和x86的LOCK前缀逻辑类似，但ARM不会直接锁定整个总线——只有涉及的缓存行会被临时独占，总线锁定仅在缓存未命中（必须从内存加载数据）的极端场景下才会触发，对系统整体性能影响更小。

和LL/SC的核心区别 #

• LL/SC是乐观锁模型：先标记目标缓存行（加载链接），再尝试条件存储，一旦期间缓存行被其他处理器修改，存储就会失败，必须由软件重试整个流程。
• LSE是悲观锁模型：硬件直接兜底保证操作原子性，软件无需处理重试，在高冲突的多核大系统中性能更稳定，避免了LL/SC因频繁重试带来的开销。

内容的提问来源于stack exchange，提问作者Changbin Du