SystemVerilog类使用virtual interface遇类型兼容警告的疑问
问题描述
我正在为验证目的学习SystemVerilog,接触到了virtual interface和类。我尝试搭建一个示例,在类中定义一个virtual interface属性并通过方法初始化,代码如下:
class myclass; virtual interface my_intf val; ... function void configure(virtual interface my_intf input_intf); val = input_intf; endfunction ... endclass
我在包含目标接口的测试台中实例化该类的对象,并将接口作为输入传递给对象:
module mytb(my_intf bus); ... myclass c1; initial begin c1 = new; c1.configure(bus); ... endmodule
在elaboration阶段遇到警告:
[related to c1.configure(bus)] formal and actual do not have assignment compatible data types (expecting datatype compatible with 'virtual interface my_intf' but found 'my_intf' instance instead
不过仿真最终成功,且我确认代码与所学课程一致。请问我是否遗漏了什么,或是可以忽略该警告?
解答
这个警告的核心原因是接口实例(my_intf)和虚拟接口(virtual interface my_intf)在SystemVerilog类型系统中属于不同范畴:
- 接口实例是硬件层面的实体,属于静态、可综合的硬件结构;
- 虚拟接口是软件层面的句柄,用于在类(软件验证环境)中引用硬件接口实例,属于动态的验证概念。
多数仿真器会自动完成接口实例到虚拟接口的隐式转换,因此仿真能正常运行,但从语法严谨性和跨仿真器兼容性角度,不建议依赖这种隐式转换,最好通过显式处理消除警告:
解决方法1:显式转换传递参数
调用configure方法时,显式将接口实例转为虚拟接口类型:
c1.configure(virtual interface my_intf'(bus));
解决方法2:修改方法参数类型
将configure方法的参数类型从virtual interface my_intf改为my_intf,仿真器会自动完成接口实例到虚拟接口属性的绑定:
function void configure(my_intf input_intf); val = input_intf; endfunction
是否可以忽略警告
如果当前仿真器能正常运行且不考虑跨仿真器移植,短期可以忽略,但长期来看,显式处理能避免潜在的兼容性问题,也更符合SystemVerilog的规范写法。
内容的提问来源于stack exchange,提问作者Sandro Sartoni

