STM32F103RET6自定义板SWD调试失败，报DEV_TARGET_CMD_ERR求助

核心疑问回应 #

不需要解除Nucleo板的写保护——同批次芯片在Nucleo上能正常连接，说明芯片本身无写保护锁定，问题出在自定义板的硬件设计或调试配置上。

故障排查方向 #

1. 电源与复位电路验证

• 测量VDD、VDDA引脚电压，确认稳定在3.3V，检查电源滤波电容是否虚焊、位置正确（靠近芯片电源引脚），排除供电纹波过大的问题。
• 检查NRST引脚：STM32F1的NRST为开漏输出，必须外接10kΩ上拉电阻才能保证复位信号稳定。自定义板仅串联100Ω电阻，缺少上拉会导致复位信号异常，触发调试通信中断。
• 用逻辑分析仪监测NRST引脚在调试过程中的电平变化，确认无异常复位脉冲。

2. SWD信号完整性检查

• 确认SWDIO、SWCLK串联的100Ω电阻位置：应靠近ST-LINK连接器端，用于抑制信号反射；若接反靠近芯片端，可能削弱信号强度。
• 补充SWDIO、SWCLK的弱上拉电阻（10kΩ）：Nucleo板默认带有该上拉，自定义板缺失会导致浮空引脚的信号稳定性不足，尤其在布线较长时容易出现ACK等待超时。
• 排查连接器与引脚的焊接质量：检查针脚是否虚焊、氧化，确保ST-LINK与目标板的连接可靠。

3. 时钟电路确认

• 用示波器测量8MHz晶振的输出波形，确认晶振正常起振（应有稳定的正弦波），检查匹配电容值（推荐22pF）是否正确，排除时钟不稳定导致的通信异常。
• 若晶振未起振，芯片会切换到内部HSI时钟，但部分调试场景下HSI的精度可能影响SWD通信的同步性。

4. BOOT引脚状态优化

• 当前BOOT0浮空，虽默认对应主闪存启动模式，但浮空状态可能引入电平不确定性。尝试将BOOT0直接接地，固定启动模式后再重新尝试连接。

5. 调试工具与配置调整

• 升级ST-LINK V2的固件：使用STM32CubeProgrammer对ST-LINK进行固件更新，排除工具本身的兼容性问题。
• 降低SWD调试时钟频率：在STM32CubeProgrammer或Keil中，将SWD时钟从默认的4MHz降至1MHz以下，适配自定义板的布线带宽，减少信号失真。
• 核对Keil调试配置：确认芯片型号选择为STM32F103RET6，调试接口设为SWD，时钟频率与实际硬件匹配。

针对性解决方法 #

1. 给NRST引脚添加10kΩ上拉电阻，确保复位信号稳定。
2. 为SWDIO、SWCLK各添加10kΩ弱上拉电阻，增强信号驱动能力。
3. 验证晶振起振状态，调整匹配电容至推荐值（22pF）。
4. 在调试工具中降低SWD时钟频率至1MHz或更低。
5. 重新检查所有焊接点，排除虚焊、短路问题。

内容的提问来源于stack exchange，提问作者Blub