Cortex-M4 SVC指令编号始终为255问题排查求助

我按照Arm文档实现了SVC_Handler与SVC_Handler_Main函数，在STM32F401RE Nucleo开发板上执行__asm("SVC #17");等指令时，无论指定何种SVC编号，变量svc_number始终为255，但SVC能正常触发，请问哪里出现了问题？

相关代码 #

SVC_Handler函数

void SVC_Handler(void)
{
  __asm(
    ".global SVC_Handler_Main\n"
    "TST lr, #4\n"
    "ITE EQ\n"
    "MRSEQ r0, MSP\n"
    "MRSNE r0, PSP\n"
    "B SVC_Handler_Main\n"
  ) ;
}

SVC_Handler_Main函数片段

void SVC_Handler_Main( unsigned int *svc_args )
{
  unsigned int svc_number;

  /*
  * Stack contains:
  * r0, r1, r2, r3, r12, r14, the return address and xPSR
  * First argument (r0) is svc_args[0]
  */
  svc_number = ( ( char * )svc_args[ 6 ] )[ -2 ] ;
  switch( svc_number )
  {...
}

问题原因与解决方案 #

核心原因 #

问题出在SVC指令的编码格式和读取逻辑不匹配：

• 当使用__asm("SVC #17");写法时，编译器默认生成2字节SVC指令（编码为0xDF 0x11），此时SVC编号存储在指令的第二个字节（低8位）。
• 当前读取逻辑( ( char * )svc_args[ 6 ] )[ -2 ]是按照Arm文档中3字节SVC指令设计的（3字节指令的编号在第三个字节，需要从返回地址往回偏移2字节），但实际生成的是2字节指令，导致读取到的是指令前的无效内存数据（通常为0xFF，即255）。

修复方案 #

方案1：适配2字节指令的读取逻辑

将读取SVC编号的代码修改为偏移-1字节，对应2字节指令的第二个字节：

svc_number = ( ( char * )svc_args[ 6 ] )[ -1 ] ;

方案2：强制生成3字节SVC指令

如果希望沿用Arm文档中的3字节指令读取逻辑，可以手动编写汇编代码生成3字节指令，例如：

__asm("MOV r0, #17\nSVC #0");

这种写法下，SVC指令为3字节格式，此时原有的偏移-2的读取逻辑即可正常工作。

补充说明

部分编译器支持通过编译选项指定默认生成3字节SVC指令，但最稳妥的方式是根据实际生成的指令编码调整读取逻辑，或者统一指令写法避免格式不匹配。

内容的提问来源于stack exchange，提问作者Michael Stachowsky