iverilog是否支持SystemVerilog的int unsigned？及cvfpu仿真方法咨询

关于int unsigned的支持问题 #

是的，旧版本的iverilog（v10.x及更早）或使用-g2005-sv选项时，确实不支持parameter int unsigned这类SystemVerilog特性。-g2005-sv仅启用SystemVerilog的基础子集，而int unsigned属于SystemVerilog 2012标准中的特性，需要使用-g2012选项并搭配较新的iverilog版本（v11.0及以上）才能支持。

使用iverilog仿真cvfpu的步骤 #

• 升级iverilog版本
  必须安装iverilog v11.0或更新版本，旧版本对SystemVerilog的支持不足以编译cvfpu的代码。可以通过源码编译最新版，或者使用包管理器（如apt、brew）安装更新后的版本。

• 调整编译选项
  放弃-g2005-sv，改用-g2012开启完整的SystemVerilog 2012支持。编译命令示例：

  iverilog -g2012 -o cvfpu_sim ./path/to/cvfpu/src/*.sv ./your_testbench.sv
  

  注意要包含cvfpu所有核心源文件和你的测试bench文件，也可以用文件列表（如-f src_files.txt）来批量指定源文件。

• 解决兼容性细节
  如果仍遇到编译错误，可尝试以下调整：

  • 将代码中的parameter int unsigned替换为parameter unsigned int（两者语法等价，部分工具对后者兼容性更好）
  • 添加-DNO_ASSERTIONS编译宏禁用断言（若测试不需要断言检查）
  • 检查代码中的高级接口或断言语法，必要时做简化适配（iverilog对部分极复杂的SystemVerilog特性支持仍有局限）

• 执行仿真与波形查看
  编译完成后用vvp运行仿真：

  vvp cvfpu_sim
  

  若测试bench生成了VCD波形文件，用GTKWave查看：

  gtkwave output_wave.vcd
  

内容的提问来源于stack exchange，提问作者Ibroad