多周期MIPS架构中lwt指令的最小时钟周期实现问询

最小时钟周期结论 #

可以保持5周期完成lwt指令执行，无需新增周期。你的初始思路（在lw基础上加1周期）是不必要的——只要寄存器堆支持双端口并行写入，就能在lw的写回周期内同时完成两个寄存器的写入操作。

所需硬件修改 #

• 寄存器堆扩展：新增第二组写端口，包括：
  • 写地址输入端口：基于指令中的Ri字段计算生成Ri+1的地址（通过简单加法器实现）
  • 写数据输入端口：对应内存读出64位数据的高32位
  • 写使能信号：新增reg_write2，与原有reg_write信号独立控制
• 数据存储器扩展：支持64位数据读取（若原存储器仅支持32位读取，需扩展数据总线宽度；或在内存访问周期内完成连续两次32位读取并拼接为64位，前者更高效）
• 控制单元逻辑更新：新增lwt指令的识别与控制逻辑，在写回周期同时激活reg_write和reg_write2信号，确保两个寄存器写入同步执行
• 数据通路扩展：新增MDR_high寄存器（或把原32位MDR扩展为64位），用于暂存内存读出的高32位数据

指令执行步骤（5周期） #

1. 取指周期：
   • PC输出到指令存储器地址总线，取出lwt指令存入IR寄存器；PC自增4，更新为下一条指令地址
2. 译码周期：
   • 译码电路识别lwt指令，读取基址寄存器rs的内容到A寄存器；对指令中的立即数字段做符号扩展；解析目标寄存器Ri的编号，同时计算Ri+1的编号并暂存
3. 执行周期：
   • ALU将A寄存器内容与符号扩展后的立即数相加，得到内存访问有效地址，存入ALU_out寄存器
4. 内存访问周期：
   • ALU_out作为地址发送到数据存储器，读取64位数据；低32位存入MDR_low，高32位存入MDR_high
5. 写回周期：
   • 寄存器堆同时执行两个写入操作：MDR_low写入Ri地址，MDR_high写入Ri+1地址；控制单元同步激活reg_write和reg_write2信号，确保写入完成

内容的提问来源于stack exchange，提问作者chani