AMD FX-8350预热后mfence;RDTSCP计时为何存在±2%的TSC计数差异？

• CPU微架构特性：AMD FX系列基于Bulldozer模块化架构，两个核心共享浮点单元与L2缓存，即便单线程运行，模块内资源调度的微小延迟、分支预测的不确定性，都会引发周期波动。此外，该架构的指令重排序机制可能导致执行时序出现细微偏差。
• 内存缓存行为：bigint加法的内存访问若涉及跨缓存行，或预热后缓存状态因隐性操作出现微小变化（比如缓存行伪共享、L3缓存命中波动），会直接影响执行周期。
• 系统隐性干扰：Windows平台下，即便高优先级线程，也可能遭遇系统服务短暂唤醒、中断残留的微小干扰；CPU电源管理（即便关闭节能，FX的睿频或电压微调仍可能存在波动）也会导致时钟计数变化。
• RDTSCP精度限制：FX架构上TSC计数可能因核心温度变化出现微小偏移，且mfence+RDTSCP+lfence的序列化效果在该架构上并非绝对稳定，指令执行的重叠或延迟仍有波动空间。

• 统计式样本采集：采集数万次计时样本，计算中位数、平均值与标准差。中位数可排除极端干扰值，标准差反映波动程度，对比时以统计量差异为准，而非单次结果。
• 固定CPU亲和性：通过Windows API SetThreadAffinityMask将测试线程绑定到单个物理核心，FX架构需绑定到同一模块内的核心，避免跨模块资源竞争与缓存失效。
• 禁用电源管理特性：BIOS中关闭C-State、睿频功能，Windows电源选项设为“高性能”模式，消除CPU频率、电压波动对计时的影响。
• 优化测试代码：
  • 将目标函数置于循环内，循环仅执行测试逻辑，避免额外操作干扰。
  • 预热阶段执行足够多次目标函数（如1000次），确保数据完全进入缓存。
  • 消除测试代码中的分支，或确保分支预测100%命中，减少分支误预测带来的波动。
• 结合高精度系统计时器：使用Windows的QueryPerformanceCounter(QPC)与RDTSCP交叉验证，QPC是系统级高精度计时器，可降低硬件架构差异带来的误差。
• 优化内存布局：将bigint数据连续对齐到缓存行，使用较小测试数据确保数据驻留L1缓存，消除内存访问延迟的波动。

内容的提问来源于stack exchange，提问作者DannyPeet