SystemVerilog技术问询：使用$bits引用的信号是否应被视为读信号

• 答案很明确：信号a不会被视为读信号。
• 具体解释：$bits(a)是SystemVerilog的编译时内置函数，它只在编译阶段获取a这个信号的类型位宽，完全不会在仿真运行时读取a的实际数值。这种写法只是借a的类型信息来推导b的位宽，没有对a的存储值做任何读取操作，所以a不会被标记为读信号。

内容的提问来源于stack exchange，提问作者Valentina Nikolenko