如何取消$writememb生成文件中的地址注释（iverilog环境）

用iverilog时，$writememb默认会在输出文件里加地址注释，给你三个实用的解决办法：

1. 加vvp运行选项直接关闭注释 #

运行vvp模拟器时加上-n参数，就能禁用地址注释的生成：

vvp -n 你的仿真文件.vvp

这样生成的输出文件就只会保留二进制数据，没有那些// 0x...的行。

2. 用脚本批量删除注释行 #

如果不想改运行命令，直接用sed工具过滤掉注释行就行，命令如下：

sed -i '/^\/\//d' 你的输出文件.txt

这条命令会直接修改目标文件，把所有以//开头的行删掉。

3. 自己写Verilog代码控制写入逻辑 #

放弃用$writememb，手动写循环逐个把内存内容写入文件，完全掌控输出格式：

// 示例：假设内存是32位宽、256深度的reg数组
integer fd;
integer idx;

initial begin
    fd = $fopen("output.txt", "w");
    // 遍历内存所有单元，根据你的实际内存大小调整循环范围
    for(idx = 0; idx < 256; idx = idx + 1) begin
        // %b输出二进制，位数和变量位宽一致
        $fdisplay(fd, "%b", mem[idx]);
    end
    $fclose(fd);
end

这种方式不仅能去掉注释，还能根据需求调整输出的格式（比如补零、调整位数等）。

内容的提问来源于stack exchange，提问作者flyxia624