ARM64中add x1, sp, x2, lsl #1与xzr版本的编码差异疑问

我在ARM64架构中分析add x1, sp, x2, lsl #1指令时遇到困惑：这条指令本应属于带移位寄存器的加法（Add (shifted register)），但区分SP与XZR的编码时出现异常变化。

参考的“带移位寄存器的加法”编码格式 #

31:1, 30:0, 29:0, 28:0, 27:1, 26:0, 25:1, 24:1, 23..22:shift, 21:0, 20..16:Rm, 15..10:imm6, 9..5:Rn, 4..0:Rd 

两种汇编指令的编码对比 #

情况1：使用XZR作为Rn #

汇编指令：add x1, xzr, x2, lsl #1
编码：E1 07 02 8B
关键位信息：

bit 21 = 0; 
shift = 0 (lsl); 
imm6 = 1  

该编码完全符合上述参考格式。

情况2：使用SP作为Rn #

汇编指令：add x1, sp, x2, lsl #1
编码：E1 67 22 8B
关键位信息：

bit 21 = 1; 
shift = 0;
imm6 = 011001  (十进制25，对应lsl 25)

问题解析 #

你没有参考错误的编码表，核心原因是：当Rn为SP时，ARM64会触发特殊的SP相关指令编码规则。

• bit21置1确实表示当前操作数是SP而非通用寄存器（包括XZR）
• 此时imm6字段的含义不再是普通的移位位数，而是被重新定义为与SP的对齐属性、指令类型相关的编码位。实际移位操作的位数仍然是你指定的#1，只是SP作为特殊寄存器，指令编码需要避开其他SP专属指令的编码空间，因此做了映射转换。

ARM64对SP寄存器有特殊的寻址和编码约束，这类指令属于SP相对操作的变种编码，并非普通的带移位寄存器加法指令的直接复用。

内容的提问来源于stack exchange，提问作者raff