VHDL同时检测GPIO_PIN升降沿的代码为何无法综合？

你的代码试图在同一个进程里同时检测GPIO_PIN的上升沿和下降沿，并用elsif分支分别处理，这种写法触发综合报错的核心原因如下：

• 硬件单元限制：绝大多数FPGA/ASIC的标准单元库中，没有原生的双边沿触发器（同时响应上升沿和下降沿的寄存器）。综合工具无法将你的代码映射到实际存在的硬件单元，因此抛出不支持同步描述的错误。
• 同步逻辑建模规则：综合工具对同步寄存器的识别要求是：只能由单一时钟沿（要么上升沿，要么下降沿）触发，且触发条件需统一。你的写法试图用同一个信号的两个边沿分别作为触发条件，违背了工具对同步逻辑的建模预期。

为什么换成else就可行？ #

当你把elsif falling_edge(GPIO_PIN)替换为else后，逻辑变为：只要GPIO_PIN发生边沿变化（无论上升还是下降），就将GPIO_PIN赋值给LED。此时综合工具会将这段代码识别为组合逻辑的电平跟随（LED直接随GPIO_PIN的电平变化，不需要存储状态），而非试图构建寄存器，因此能正常综合。

双边沿检测的正确实现方式 #

如果确实需要实现双边沿检测逻辑，正确的做法是用两个分别检测上升沿和下降沿的单沿触发器，再通过组合逻辑合并输出，示例代码如下：

architecture Behavioral of TopLevel is
    signal rise_reg : std_logic;
    signal fall_reg : std_logic;
begin   
    -- 上升沿检测寄存器（基于系统时钟同步）
    process(Clk) is
    begin
        if rising_edge(Clk) then
            rise_reg <= GPIO_PIN;
        end if;
    end process;
    
    -- 下降沿检测寄存器（基于系统时钟同步）
    process(Clk) is
    begin
        if falling_edge(Clk) then
            fall_reg <= GPIO_PIN;
        end if;
    end process;
    
    -- 根据需求合并两个寄存器的输出
    LED <= rise_reg or fall_reg;
end Behavioral;

内容的提问来源于stack exchange，提问作者Mart