如何构建RISC-V fence指令测试？能否直接替换fence.i测试用例？

直接把fence.i换成fence绝对不行 #

fence和fence.i根本不是一回事：

• fence.i 负责指令缓存与内存的同步，确保后续取指能读取到内存中最新的指令数据；
• fence 用于约束内存读写的执行顺序，控制Load/Store操作在不同场景下的可见性先后逻辑。
  直接替换会导致测试逻辑完全偏离fence的验证目标，根本无法测出fence的真实功能。

构建fence测试用例的最佳方法 #

• 明确fence的核心约束场景：按照RV32I规范，fence通过fm（前序内存操作）、rm（后序内存操作）、fo（前序I/O操作）、ro（后序I/O操作）参数控制不同操作的顺序。测试需覆盖典型场景：
  • 确保写操作（Store）完成后再执行读操作（Load），比如使用fence w,r；
  • 多核场景下，验证一个核心完成Store并执行fence后，另一个核心的Load能读取到最新内存值；
• 复用官方测试框架：直接沿用riscv-tests中isa测试的模板，使用现成的宏定义和断言（如TEST_CASE、ASSERT_EQ）编写测试逻辑，无需从零搭建框架；
• 构造有依赖的内存访问场景：
  1. 初始化内存地址A为值X，地址B为值Y；
  2. 执行Store操作将A修改为Z；
  3. 执行fence w,r；
  4. 执行Load操作读取A，断言结果为Z；
  5. 若测试目标支持乱序执行，需验证fence是否能强制内存访问按指定顺序执行；
• 覆盖常用fence参数组合：针对fence r,r、fence w,w、fence rw,rw等常用参数组合编写测试，确保每种约束逻辑都被验证；
• 结合异常中断场景测试：测试fence在异常处理前后的内存顺序有效性，比如中断触发前执行Store，中断服务程序中执行fence后读取，确保能获取到最新写入值。

内容的提问来源于stack exchange，提问作者Tarletsky Andrey