RISC-V数据缓存缺失时监听指令缓存的两类技术疑问

首先回顾RISC-V官方文档《Unprivileged Specification version 20191213》第31页的描述：

FENCE.I指令旨在支持多种实现方式。简单实现可在执行FENCE.I时刷新本地指令缓存和指令流水线；更复杂的实现则可能在每次数据（指令）缓存缺失时监听指令（数据）缓存。

针对你提出的两个问题，解答如下：

Q1：除JIT场景外，还有哪些情况需要在指令缓存缺失时监听数据缓存？ #

• 自修改代码（SMC）场景：非JIT的自修改代码场景，比如嵌入式固件更新时，直接在内存空间中改写指令代码。当CPU后续执行到该地址时，指令缓存缺失，需要从数据缓存中读取刚更新后的指令内容（因为修改操作是通过数据通路完成的，数据缓存中保留最新值）。
• 调试场景：调试器通过数据通路修改目标程序的指令内存（例如设置断点时将原指令替换为陷阱指令），当CPU执行到该地址触发指令缓存缺失时，必须从数据缓存获取被调试器修改后的指令，才能正确触发调试断点。
• 动态代码热补丁：运行时直接替换内存中的指令片段以修复bug或更新功能，这类操作通过数据通路完成，后续执行该片段时指令缓存缺失，需要从数据缓存读取最新的补丁指令。

Q2：你的猜测是否正确？此外，还有哪些情况需要在数据缓存缺失时监听指令缓存？ #

你的猜测不正确。trace cache（微操作缓存）存储的是CPU解码后的微操作序列，而数据缓存缺失时需要获取的是原始二进制数据，二者属于完全不同的格式和用途，微操作无法直接用于解决数据缓存缺失问题。

数据缓存缺失时需要监听指令缓存的场景包括：

• 指令与数据复用物理内存：在一些极简嵌入式系统或特殊架构设计中，指令和数据可能复用同一块物理内存区域（比如统一地址空间的可执行数据段）。当读取数据时，如果数据缓存缺失，而该地址的内容之前被当作指令加载到指令缓存中，就可以直接从指令缓存获取，避免访问主存以提升效率。
• 直接操作指令二进制作为数据的场景：部分加密算法或定制RISC-V扩展中，会直接将指令内存中的二进制数据作为运算数或密钥使用。当读取这些数据触发数据缓存缺失时，可从指令缓存中获取对应的原始指令二进制内容。
• 静态可执行文件的常量数据复用：某些编译优化会将程序中的常量数据嵌入到指令段中（比如立即数较多的代码），当程序读取这些常量时，数据缓存缺失就可以从指令缓存中获取对应的内容，无需访问主存。

内容的提问来源于stack exchange，提问作者An5Drama