Cortex-M4中使用VLDR.64传输uint64_t的指令影响咨询

在Arch-Linux环境下使用GCC 13.2，通过编译选项-mthumb -mcpu=cortex-m4 -mfpu=fpv4-sp-d16 -mfloat-abi=hard -O3编译代码时：

volatile uint64_t x1;
volatile uint64_t x3;

int main(){
    while(true) {
        x3 = x1;
    }
}

通用寄存器充足时，编译器会用LDRD/STRD这类通用寄存器指令传输64位数据；但寄存器紧张时，会生成vldr.64 d7, [r5]、vstr.64 d7, [r4]这类浮点指令。这类浮点指令带来的影响如下：

• 性能表现：Cortex-M4的FPU是单精度单元，vldr.64/vstr.64本质是将64位数据拆分为两个单精度值处理。单条指令的执行周期和LDRD/STRD接近，但浮点寄存器与通用寄存器间的数据移动可能增加额外周期。不过在寄存器紧张的场景下，用浮点寄存器暂存数据能避免栈溢出或频繁栈操作，整体性能反而可能更优——毕竟栈操作的开销远大于浮点指令的额外消耗。
• 中断延迟与上下文风险：Cortex-M4默认不会自动保存浮点寄存器上下文（需开启FPCA位才会自动保存）。如果执行浮点指令时触发中断，若中断服务程序也使用浮点寄存器，会直接破坏原有上下文；即便中断程序不用浮点，多周期的vldr.64指令也会让中断响应略有延迟。此外，若代码频繁在通用寄存器与浮点寄存器间切换，可能需要手动保存浮点上下文，进一步增加中断处理开销。
• 硬件兼容性：若目标硬件阉割了FPU（即便编译选项指定了-mfpu=fpv4-sp-d16），执行这类浮点指令会触发未定义指令异常，导致程序崩溃。因此代码若需兼容无FPU的Cortex-M4变体，必须避免生成这类指令。
• 功耗开销：激活浮点单元会带来额外功耗，频繁执行这类浮点数据传输指令的低功耗设备，续航会比使用LDRD/STRD时更差。
• 浮点资源占用：使用浮点寄存器暂存64位数据会占用FPU资源，若后续有真正的浮点运算需求，可能需要先保存这些寄存器的值，增加额外的操作开销。

内容的提问来源于stack exchange，提问作者wimalopaan