关于《Memory Barriers》中Example 1的内存屏障逻辑困惑

用户困惑梳理 #

• 研读Paul E. McKenney所著《Memory Barriers: a Hardware View for Software Hackers》时，对6.2节Example 1的断言触发场景存在疑问：

  作者解释断言可能触发的场景：CPU0消息队列已满，其对a、b的赋值会立即出现在Node 0缓存中，但被之前的流量阻塞；CPU1消息队列为空，对c的赋值可快速执行，导致CPU2先看到c=1再看到a=1，触发断言。

• 用户的矛盾理解：认为CPU0对b的赋值需等smp_wmb()完成才会进入Node 0缓存，而smp_wmb()需等所有CPU响应，队列已满时无法立即完成，因此断言不会触发，推理如下：
  1. 若z==1（z=c;），说明CPU1已将c设为1；
  2. 这意味着CPU0已将b设为1；
  3. 进而CPU0对a的赋值和smp_wmb()都已完成；
  4. CPU2执行smp_rmb()后，x=a;会获取到1，即z==1时x必为1，断言不会触发。
• 补充环境：缓存系统为NUCA（non-uniform cache architecture）架构
• 核心疑问：当CPU0消息队列阻塞时，是否仍能执行b=1;？

核心问题解答 #

能。这里的消息队列阻塞指的是CPU0的缓存一致性请求（如写回、无效化广播）被积压，但CPU0对b=1的本地缓存写入操作是可以立即完成的——NUCA架构下，本地核心的缓存操作无需跨节点同步即可完成，只是后续将b=1的状态同步到其他节点的缓存一致性消息会因队列阻塞而延迟。

断言触发场景的正确分析 #

你的推理误区在于对smp_wmb()的作用理解偏差：

• smp_wmb()仅保证CPU0本地的写操作顺序：即a=1的写操作在b=1的写操作之前完成并可见于本地缓存，但它不要求这些写操作立即同步到其他节点。
• 作者描述的场景中，CPU0的a=1和b=1已经写入本地Node0缓存，但因为消息队列阻塞，a=1的缓存一致性同步消息（如无效化其他节点的a缓存行）被延迟，而b=1的同步消息可能先到达CPU1所在节点（或CPU1通过缓存窥探先看到了b=1）。
• 当CPU1看到b=1后，立即执行c=1并快速同步到CPU2所在节点；此时CPU2先看到c=1（z=1），但a=1的同步消息尚未送达，smp_rmb()仅能保证CPU2本地的读操作顺序（先读c再读a），无法保证a的最新值已同步过来，因此x=a可能读到0，触发断言。

内容的提问来源于stack exchange，提问作者Monte