SystemVerilog中无括号类函数的解析：调用还是作用域访问？

背景与测试场景 #

我在研究SystemVerilog中不带括号的类函数调用解析逻辑，例如表达式 class_inst.func_name.abc 的解析方式，以下是四类测试场景：

• 案例1：func_name 是返回结构体的函数，该结构体包含成员 abc
• 案例2：func_name 是类的成员函数，自身拥有名为 abc 的静态变量
• 案例3：同时满足案例1和案例2的条件
• 案例4：func_name 是类的成员函数，自身拥有名为 abc 的非静态变量

补充说明：所有场景中 abc 的类型均兼容。

实际使用VCS编译器测试时，案例1-3无编译报错，但案例4会触发报错。

问题 #

1. 案例3中，class_inst.func_name.abc 会被解析为函数的静态变量 abc，还是函数返回结构体的成员 abc？
2. VCS的上述行为是否符合SystemVerilog标准？
3. 是否存在我未考虑到的其他相关场景？

解答 #

1. 案例3的解析优先级 #

根据IEEE 1800 SystemVerilog标准，无括号的函数调用表达式会优先被解析为函数返回值的成员访问。也就是说，class_inst.func_name.abc 等价于 (class_inst.func_name()).abc：先调用函数获取返回的结构体实例，再访问该结构体的 abc 成员，而非访问 func_name 函数自身的静态变量 abc。

2. VCS行为的正确性 #

VCS的行为完全符合标准：

• 案例1-3：无括号调用函数时，标准允许将函数调用结果作为成员访问的目标；同时静态变量的访问优先级低于函数返回值的成员访问，因此编译器不会报错；
• 案例4：函数的非静态成员必须绑定到具体的函数实例上下文，但无括号调用函数本质是执行函数调用（而非访问函数对象本身），此时不存在可绑定的函数实例，因此访问非静态变量 abc 会触发编译错误，这符合标准对非静态成员访问的约束。

3. 其他需考虑的场景 #

还有几类相关场景值得关注：

• func_name 返回类对象而非结构体，该类对象包含成员 abc：解析逻辑与案例1一致，优先访问返回类对象的 abc 成员；
• func_name 是类的静态函数：无括号调用的解析规则与非静态函数完全一致，优先访问返回值的成员；
• abc 是函数的静态方法而非静态变量：同样会被返回值的成员覆盖优先级，优先解析为返回值的成员；
• func_name 是任务而非函数：SystemVerilog不允许无括号调用任务后直接访问成员（任务无返回值），此类场景会直接触发编译错误；
• func_name 是带有默认参数的函数：无括号调用依然会触发函数执行，后续的成员访问依然针对返回值。

内容的提问来源于stack exchange，提问作者9121