如何在Xilinx Vivado中用VHDL处理OBUFDS未用输出引脚避免实现报错

你遇到的错误确实是因为OBUFDS的负相输出（OB端口）没有连接到任何物理引脚或逻辑节点，导致布局工具判定存在不可布线风险。以下是几种可行的解决方式：

1. 替换OBUFDS为单端OBUF（推荐） #

既然已经移除了TMDS差分需求，直接把代码里的差分输出缓冲OBUFDS换成单端的OBUF，从根源消除多余的输出端口：
找到代码中实例化OBUFDS的部分，比如：

tmds_obufds : OBUFDS
  port map (
    O  => tmds_p,
    OB => tmds_n,
    I  => serialized_tmds
  );

修改为单端OBUF：

tmds_obuf : OBUF
  port map (
    O  => tmds_p,
    I  => serialized_tmds
  );

同时删除代码中所有与tmds_n相关的信号定义和引用，这样就不会有未使用的输出端口了。

2. 绑定未使用的负相输出到空闲引脚并添加约束 #

如果不想修改代码，可以将OBUFDS的OB端绑定到Pynq-Z2上的一个空闲FPGA引脚，然后在XDC约束文件中设置该引脚的上拉/下拉状态：
在你的.xdc文件中添加：

# 替换<空闲引脚号>为Pynq-Z2上实际未使用的引脚（可查开发板引脚图确认）
set_property PACKAGE_PIN <空闲引脚号> [get_ports tmds_n]
set_property PULLUP true [get_ports tmds_n]
# 若需要下拉则改为：set_property PULLDOWN true [get_ports tmds_n]

这样工具会认为该输出有合法的物理连接，不再报错。

3. 抑制特定错误（不推荐） #

如果只是临时需要绕过这个错误，可以在Vivado中抑制Place 30-379错误：

• 图形界面：打开工程设置（Settings）→ Reports → Message Suppression，添加错误ID Place 30-379并设置为Suppress。
• Tcl脚本：在工程运行脚本中添加：

set_msg_config -id "Place 30-379" -suppress

注意：这种方法只是隐藏错误，并未解决实际的未连接问题，可能导致布局布线出现潜在风险，仅作为临时方案使用。

内容的提问来源于stack exchange，提问作者Nikolai Savulkin