为何非临时存储指令未降低内存带宽？额外读带宽排查

一、服务器与客户端CPU的硬件行为差异 #

• 缓存架构与NT Store处理逻辑：Xeon Gold 5218属于Skylake-SP服务器架构，i7-10700是Comet Lake客户端架构（同属Skylake衍生但有针对性优化）。服务器CPU的LLC容量更大，且在多核心场景下，NT Store可能触发缓存一致性探测操作——当目标内存区域存在于其他核心缓存中时，即使使用NT Store，也会产生用于一致性校验的读请求，这类隐性读流量会被pcm-memory统计；而客户端CPU的一致性协议对单/少核心场景做了优化，这类额外读操作更少。
• 内存控制器与通道特性：服务器CPU支持更多内存通道，pcm-memory会统计所有通道的总带宽，若测试中内存访问模式存在通道负载不均，可能导致读带宽被高估；客户端CPU内存通道数少，负载更均衡，统计结果更贴合实际数据处理带宽。

二、监测工具的统计逻辑差异 #

• pcm-memory与intel-gpu-top的统计口径：
  • pcm-memory统计的是内存控制器层面的所有读写请求，包括缓存一致性snoop读、NT Store地址周期读等非用户数据的隐性操作，这些都会被计入读带宽统计。
  • intel-gpu-top（推测可能是CPU监测工具的笔误）的统计逻辑更聚焦于用户态显式数据读写，过滤掉了缓存一致性带来的隐性流量，因此结果符合预期。
• perf事件的局限性：perf显示无明显RFO（Read For Ownership）事件，仅能证明NT Store绕过了常规写分配，但无法捕捉缓存一致性snoop、TLB地址翻译等隐性读流量，而这些正是pcm-memory统计的读带宽组成部分。

三、验证与排查建议 #

• 单核心独占内存测试：在Xeon服务器上限制测试进程绑定单核心，且使用未被其他核心访问过的内存区域，避免多核心缓存一致性带来的额外读；同时测试不同内存大小（小于LLC、等于LLC、大于LLC），观察读带宽变化——若为缓存一致性导致，单核心访问小内存区域时读带宽会显著下降。
• 工具数据交叉验证：用perf stat -e mem_load_retired.l3_hit,mem_load_retired.l3_miss统计实际用户数据的缓存命中/缺失，与pcm-memory的读带宽对比，若前者远小于后者，说明pcm-memory统计了大量隐性读流量。
• 查阅官方架构文档：参考Skylake-SP官方手册，确认NT Store在服务器架构下的具体行为，尤其是缓存一致性相关的额外操作细节。

内容的提问来源于stack exchange，提问作者Frontier_Setter