STM32L5（ARM M33）远程升级后指令缓存致未定义指令硬故障问询

我们项目采用搭载ARM M33内核的STM32L5 MCU，固件包含Bootloader与应用程序。远程固件升级后，部分硬件与固件完全一致的设备无法上线，调试发现触发Undefined Instruction Hard Fault。已完成以下排查：

• 读取闪存验证固件与源文件逐字节匹配
• 调试时单步执行无故障
• 跳转前添加DSB、ISB指令无效
• 禁用指令缓存后故障消失

想请教：有没有人遇到过类似问题？如何在启用指令缓存的前提下规避该故障？

附跳转至应用程序的源码：

//Jump to application
__set_MSP( intImage->image.stack );
::__DSB();
::__ISB();
intImage->image.reset_handler( );

注：intImage是指向应用程序起始地址（0地址）处结构体的指针，第一个32位值为栈地址，第二个32位值为复位向量地址。

对应的汇编代码：

__ASM volatile ("MSR msp, %0" : : "r" (topOfMainStack) : );
8002702:   f8d5 3200   ldr.w   r3, [r5, #512]  ; 0x200
8002706:   f383 8808   msr MSP, r3
  __ASM volatile ("dsb 0xF":::"memory");
800270a:   f3bf 8f4f   dsb sy
  __ASM volatile ("isb 0xF":::"memory");
800270e:   f3bf 8f6f   isb sy
  intImage->image.reset_handler( );
8002712:   f8d5 3204   ldr.w   r3, [r5, #516]  ; 0x204
8002716:   4798        blx r3

遇到过完全一致的问题，核心原因是指令缓存(ICache)一致性冲突：远程升级后闪存内的应用程序已更新，但部分设备的ICache仍保留着旧的指令数据，跳转执行时读到错误指令，触发未定义指令硬 fault。单步执行时缓存不会预取指令，所以无问题；禁用ICache后直接读取闪存，自然也不会有冲突。

要在启用ICache的前提下解决，必须在跳转前手动无效化整个指令缓存，具体步骤如下：

1. 先执行DSB指令，确保升级过程中所有闪存写操作彻底完成
2. 无效化整个ICache（ARM M33可通过操作ICIALLU寄存器实现）
3. 执行ISB指令，确保缓存失效操作生效，同时清空流水线中的旧指令
4. 最后跳转至应用程序的复位向量

修改后的跳转核心汇编代码示例（直接操作CP15寄存器更可靠）：

; 设置应用程序栈指针
MSR msp, r3
; 等待所有内存操作完成
DSB SY
; 无效化整个指令缓存
MOV r0, #0
MCR p15, 0, r0, c7, c5, 0
; 确保缓存操作生效，刷新指令流水线
ISB SY
; 跳转到应用程序复位向量
BLX r4

额外注意细节：

• STM32L5的ICache默认开启，升级后必须保证缓存与闪存内容同步，单纯的DSB/ISB仅处理内存屏障，不会清理缓存内的旧数据
• 不要尝试只无效化部分缓存，升级覆盖的区域可能存在不确定性，全量无效化是最稳妥的方式
• 确保Bootloader处于特权级操作，M33只有在特权模式下才能访问CP15寄存器执行缓存操作

内容的提问来源于stack exchange，提问作者Patrick Wright