Verilog负数除法疑问：为何测试代码输出结果为8？

首先拆解代码中的运算步骤，结合Verilog的类型转换和运算规则解释结果：

1. 常量类型与负号处理

   • 4'b1100是4位无符号常量，十进制值为12。
   • 一元负号-作用于无符号常量时，Verilog会将结果视为32位无符号整数（默认整数位宽为32位）。无符号数无法表示负数，因此以模2^32的方式计算，-4'b1100的实际数值为2^32 - 12，即十进制4294967284。

2. 除法运算的类型转换

   • 除数6默认是32位有符号整数，但由于表达式中存在无符号操作数，Verilog会将有符号操作数转换为无符号类型运算，因此6被转为32位无符号整数6。
   • 无符号除法计算：4294967284 / 6 = 715827880，对这个数取低4位（对应2^4=16取余），结果为8。

3. 赋值与截断

   • 寄存器a是reg [3:0]（4位无符号寄存器），赋值时会截断除法结果的低4位，最终a的值为8，因此$display(a)输出8。

如果需要按有符号逻辑运算（得到-2，对应4位无符号的14），可以显式指定操作数为有符号类型，修改代码如下：

module test;
    reg [3:0]a;
    initial 
    begin
        a= -$signed(4'b1100) / 6;
        $display(a); // 输出14
    end
endmodule

内容的提问来源于stack exchange，提问作者xyz