x86-64架构下CPU浮点指令的可重复性及边界探讨

注：本问题聚焦于CPU指令，而非高级编程语言（后者结果取决于编译器）

来自Stack Overflow的一篇高赞回答：

相同的浮点运算在同一硬件上执行时，总能得到相同结果。

但在x86-64架构下，我们能否做出更强的保证？若硬件存在细微差异呢？同系列CPU间的浮点指令运算结果是否可重复？其可重复性的边界在哪里？

核心结论与边界分析 #

• 同系列微架构兼容的x86-64 CPU：只要浮点控制字（MXCSR、x87控制字）配置完全一致，相同的浮点指令序列运算结果完全可重复。英特尔、AMD的同代同系列CPU（如酷睿13代全系列、锐龙7000系列），浮点单元严格遵循统一架构规范，运算逻辑、舍入规则、异常处理行为完全对齐，制造工艺的细微波动不会干扰最终结果。

• 跨微架构的同品牌系列CPU：比如酷睿10代与13代，只要指令集兼容（均支持AVX2、FMA等）且控制字配置一致，基础浮点指令（x87、SSE、AVX系列）的运算结果依然可重复。即使是AVX-512这类新扩展指令，只要符合架构规范，不同微架构的实现也会保证结果一致——x86-64架构对浮点指令的结果有明确强制要求，厂商必须严格执行。

• 跨品牌的x86-64 CPU：英特尔与AMD的兼容指令集浮点运算，在控制字配置相同的前提下，绝大多数场景结果可重复。仅极少数边缘情况（如特殊NaN处理、极端舍入边界）可能存在标准允许范围内的细微差异，这类差异符合IEEE 754规范，不属于错误。

• 可重复性的明确边界：

  • 必须保证浮点控制字完全一致：包括舍入模式（向最近舍入、向零舍入等）、异常掩码、MXCSR中的DAZ/FTZ位（非正规数处理规则），任何配置差异都会直接改变运算结果。
  • 仅限符合x86-64架构规范的公开指令：厂商私有未公开的扩展指令不在保证范围内。
  • 排除硬件故障：浮点单元硬件损坏属于异常情况，不纳入正常一致性讨论。

内容的提问来源于stack exchange，提问作者MWB