RTL用SV包时，CMake调用Verilator指定TOP_MODULE失效问题

问题根因 #

你碰到的问题是Verilator的CMake封装逻辑导致的：虽然TOP_MODULE参数被正确识别（输入无效模块名会报错），且命令行中也带上了--top top_core，但CMake的Verilator模块不会自动将生成的代码前缀（--prefix）和输出目录与TOP_MODULE绑定。当源文件列表中先出现SystemVerilog包时，模块会默认用包名生成前缀，最终产出Vsome_pkg.h而非预期的Vtop_core.h。

规范解决方案 #

以下两种方法都是符合Verilator CMake使用规范的，不需要担心“不规范”的问题：

方法1：结合TOP_MODULE显式指定PREFIX #

直接在verilate命令中添加PREFIX参数，值设为V${TOP_MODULE}，让前缀与顶层模块严格对齐：

add_executable(example ./src/my_tb.cpp)

list(APPEND rtl_sources ../rtl/some_pkg.sv ../rtl/some_module.sv ../rtl/top_core.sv)

verilate(example
  VERILATOR_ARGS -Wall --Wno-fatal --sv
  INCLUDE_DIRS "./src"
  SOURCES ${rtl_sources}
  TOP_MODULE top_core
  PREFIX Vtop_core)

这是CMake Verilator模块官方支持的用法，能明确控制生成代码的命名空间，避免歧义。

方法2：在VERILATOR_ARGS中直接指定--prefix #

和你之前的Make脚本逻辑完全对齐，直接在Verilator命令行参数里同时加上--top和--prefix，覆盖CMake模块的默认前缀推断：

add_executable(example ./src/my_tb.cpp)

list(APPEND rtl_sources ../rtl/some_pkg.sv ../rtl/some_module.sv ../rtl/top_core.sv)

verilate(example
  VERILATOR_ARGS -Wall --Wno-fatal --sv --top top_core --prefix Vtop_core
  INCLUDE_DIRS "./src"
  SOURCES ${rtl_sources})

这种方式更贴近原生Verilator命令的使用习惯，适合从Make迁移过来的场景。

补充说明 #

Verilator的CMake模块中，TOP_MODULE的作用仅为指定编译的顶层模块，但不会自动同步修改代码前缀——这是当前模块的设计逻辑，并非bug。所以必须显式指定前缀才能让生成的头文件和测试平台的预期匹配。

内容的提问来源于stack exchange，提问作者Jose Ruiz