ARM Cortex-M0（如STM32F0）指令编码支持及T1/T2相关疑问

1. STM32F0的ADD指令编码确认 #

STM32F0基于ARMv6-M架构，所有ARM架构规范中定义的指令编码规则，厂商芯片必须严格遵循，不需要在自家手册中重复说明。ARMv6-M手册里明确ADD（寄存器）指令在满足条件时优先使用T2编码（不更新标志位），STM32F0完全执行这一规则。你可以通过编译器输出的汇编代码验证：写普通ADD R0, R1, R2，编译器会生成T2编码；若要触发T1编码（更新标志位），需使用ADDS助记符（ADDS R0, R1, R2）。

2. 厂商选择T1/T2编码的标准 #

本质上这不是“厂商选择”，而是ARM架构的强制规范：

• ARM在架构手册中明确了每种指令的编码优先级和触发条件，比如T2编码的ADD适用于通用寄存器间的加法且不需要更新标志位的场景，当操作数符合要求时，编译器/汇编器必须优先生成T2编码。
• 只有当需要更新标志位（如后续依赖标志位判断）时，才会使用T1编码对应的ADDS指令，这是通过指令助记符区分的，不是厂商自主决定的。
• 芯片硬件是按照ARM的编码定义实现的，不遵循规范的编码会被硬件识别为无效指令，因此厂商没有选择空间，必须严格对齐ARM的架构要求。

3. NXP LPC824的编码支持情况 #

NXP LPC824搭载Cortex-M0+内核，属于ARMv6-M架构的扩展版本，完全支持ARMv6-M定义的所有Thumb/Thumb-2指令编码，包括ADD指令的T1和T2编码，且遵循同样的优先级规则——普通ADD优先用T2，ADDS用T1。

内容的提问来源于stack exchange，提问作者yo3hcv