如何检查RISC-V架构中add、sub指令执行后的溢出情况？

RISC-V没有像mulh/mulhu那样专门用于add/sub溢出检查的指令，但可以通过异常机制或软件位运算判断两种方式来检测溢出，以下是具体实现：

一、利用异常机制 #

当add或sub指令执行时发生溢出，若对应的异常使能位已开启，会触发整数溢出异常，可在异常处理程序中捕获并处理：

• 不同特权模式下，需开启对应的溢出异常使能位（如S模式下设置sstatus.SXIE，M模式下设置mstatus.MXIE）
• 溢出发生时，处理器会跳转到对应的异常入口地址，可通过mcause寄存器的值判断是否为整数溢出异常（mcause值为5表示有符号加法/减法溢出，无符号操作的溢出不会触发异常）

二、软件位运算判断 #

1. 有符号加法（add/addi） #

有符号加法溢出的核心条件：两个操作数符号相同，但结果符号与操作数相反（正数+正数得负数，负数+负数得正数）。
用位运算实现判断（假设XLEN为寄存器宽度，如32或64）：

# 假设a存于x1，b存于x2，结果存于x3
xor x4, x1, x3       # 比较a和结果的符号位
xor x5, x2, x3       # 比较b和结果的符号位
and x4, x4, x5       # 若两者符号都与结果不同，说明溢出
slli x6, x0, XLEN-1  # 生成符号位掩码（如32位则为0x80000000）
and x4, x4, x6       # 保留符号位部分
# 若x4不为0，则发生溢出

或用C语言逻辑：

bool overflow = ((a ^ result) & (b ^ result)) & (1LL << (sizeof(a)*8 - 1));

2. 有符号减法（sub/subi） #

有符号减法等价于a + (-b)，溢出条件为：a与b符号不同，且结果符号与a相反（正数减负数得负数，负数减正数得正数）。
位运算实现：

# a存于x1，b存于x2，结果存于x3
xor x4, x1, x2       # 比较a和b的符号位
xor x5, x1, x3       # 比较a和结果的符号位
and x4, x4, x5       # 若a和b符号不同，且a与结果符号不同，说明溢出
slli x6, x0, XLEN-1
and x4, x4, x6
# x4不为0则溢出

C语言逻辑：

bool overflow = ((a ^ b) & (a ^ result)) & (1LL << (sizeof(a)*8 - 1));

3. 无符号加法（add/addi的无符号场景） #

无符号加法溢出的标志是结果的无符号值小于任意一个操作数（因为溢出会导致数值“绕回”），直接通过比较判断：

# 结果x3，操作数x1、x2
sltu x4, x3, x1      # 若结果 < a，x4=1
sltu x5, x3, x2      # 若结果 < b，x5=1
or x4, x4, x5        # 任意一个成立则溢出

C语言逻辑：

bool overflow = (result < a) || (result < b);

4. 无符号减法（sub/subi的无符号场景） #

无符号减法溢出的条件是被减数小于减数（此时结果会是一个超大的无符号数），直接比较即可：

# a存于x1，b存于x2
sltu x4, x1, x2      # 若a < b，x4=1，说明溢出

C语言逻辑：

bool overflow = (a < b);

内容的提问来源于stack exchange，提问作者user153245