SystemVerilog：如何基于约束声明可变宽度数组？求替代方案

原代码报错的核心原因是：静态数组的宽度必须在编译阶段确定，而cfg.width是类实例的运行时变量，编译器无法提前知晓其值，因此无法分配静态数组的空间。以下是几种可行的替代方案：

方法一：使用动态数组（Dynamic Array） #

动态数组支持在运行时分配大小，完美适配需要根据运行时变量确定宽度的场景，通过位拼接可实现完整值的赋值与读取：

class ABC;
    rand int width;
    constraint c_w {width == 32;}
endclass

module tb();
    initial begin
        ABC cfg = new();
        cfg.randomize(); // 激活约束，确定width的值
        
        int total_bits = 32 * cfg.width;
        bit[] array;
        array = new[total_bits]; // 运行时动态分配数组大小
        
        // 将目标值扩展为对应位数后，逐位赋值给动态数组
        bit [total_bits-1:0] temp_data = 'h123;
        foreach(array[i]) begin
            array[i] = temp_data[i];
        end
        
        // 打印时通过位拼接还原完整值
        $display("array=0x%h", {array});
    end
endmodule

方法二：使用队列（Queue） #

队列的特性与动态数组类似，同样支持运行时调整大小，还提供更灵活的元素操作（如插入、删除），赋值与读取逻辑和动态数组一致：

class ABC;
    rand int width;
    constraint c_w {width == 32;}
endclass

module tb();
    initial begin
        ABC cfg = new();
        cfg.randomize();
        
        int total_bits = 32 * cfg.width;
        bit array[$]; // 定义bit类型的队列
        array = new[total_bits]; // 初始化队列大小
        
        bit [total_bits-1:0] temp_data = 'h123;
        foreach(array[i]) array[i] = temp_data[i];
        
        $display("array=0x%h", {array});
    end
endmodule

方法三：参数化类（适用于宽度可枚举的场景） #

如果width的可能取值在编译时可以提前确定，可使用参数化类创建对应宽度的数组。但这种方法仅适用于宽度有限且可预知的场景：

class #(int WIDTH) ABC;
    int width = WIDTH;
endclass

module tb();
    initial begin
        // 假设通过逻辑确定宽度为32，编译时指定参数
        ABC#(32) cfg = new();
        bit [(32*cfg.width)-1:0] array; // 此时width是编译时常量，合法
        
        array = 'h123;
        $display("array=0x%h", array);
    end
endmodule

内容的提问来源于stack exchange，提问作者Sudhir Saligrama