AArch64同步与异步异常优先级及同时触发场景下处理器行为咨询

Great question about AArch64 exception handling—this is a super common point of confusion, so let’s break it down clearly step by step:

1. 当同步异常与异步异常同时发生时，处理器会怎么处理？ #

AArch64有明确的异常优先级规则，同步异常的优先级高于异步中断（IRQ/FIQ）。

具体流程是这样的：

• 如果一条指令执行过程中（或执行完成瞬间）触发了同步异常（比如除零错误、数据中止、未定义指令），哪怕此时有异步中断在等待，处理器也会先暂停处理同步异常。
• 只有当同步异常的处理程序执行完毕，把控制权交回原指令流后，处理器才会去检查并处理等待中的异步中断。

注意：这里有个例外——SError异常（系统级错误，通常是异步的）优先级比所有其他异常都高，包括同步异常。如果SError和同步异常同时发生，会先处理SError。

2. 异步异常是不是一定要等指令执行完才会被检测到？ #

基本上是这样的。异步中断（IRQ/FIQ）会在指令边界被检测——也就是当前指令执行完成后，处理器去取下一条指令之前，才会检查有没有等待的异步中断。

这并不意味着中断不能在指令执行过程中触发，只是处理器要等当前指令跑完才会响应它。少数长执行周期的指令（比如某些SIMD或内存操作）可能会在内部设置检查点，提前识别中断，但这属于特殊情况，不是通用规则。

3. 那是不是处理器根本不可能同时接收到这两类异常？ #

不是的——它们完全可以同时被触发，但不会被同时处理。

举个例子：

• 当你执行DIV X0, X1, X2指令触发除零同步异常的同时，外部设备可能刚好发送了一个IRQ信号。这两类异常几乎是同时被处理器“接收”的，但处理器会优先处理除零的同步异常。等这个处理程序跑完，才会去处理那个IRQ。

核心区别在于异常触发（事件发生的时间）和异常处理（处理器响应的时间）。触发可以是并发的，但处理会按照优先级顺序串行执行。

内容的提问来源于stack exchange，提问作者wangloo