什么是严格控制信号？为何不对其输入施加约束？

什么是严格控制信号 #

严格控制信号指的是时序表现被外部系统或设计架构严格锁定，或者自身功能对输入时序偏差不敏感的控制类信号。实际场景里的典型例子包括：

• 由外部专用电路生成的全局复位信号，其输出时序完全符合芯片设计要求，不会出现时序漂移
• 仅用于空闲状态下模式切换的控制信号，哪怕输入时序有微小偏差，也不会触发错误的电路行为

为什么不对这类信号的输入施加约束 #

在静态时序分析（STA）中不对其施加输入约束，核心原因有两点：

1. 无实际时序风险：这类信号的输入时序已经被外部严格保障，不存在建立/保持时间违规的可能，STA检查不会发现有价值的问题
2. 节省分析成本：给这类信号加约束只会增加STA的计算量，却得不到有用的分析结果，属于无效投入；同时这类信号的逻辑本身对时序不敏感，即便存在微小偏差也不影响电路正常工作

参考内容来源：《STA for nanometer design》

内容的提问来源于stack exchange，提问作者chen zhang