ARM Cortex-M系列MCU中断延迟测量异常问题求助

针对你遇到的「不压栈R4-R11时中断延迟反而更大」的反常现象，结合Cortex-M3的硬件特性和你的实验场景，可能的原因如下：

1. 指令对齐导致的取指延迟 #

Cortex-M系列CPU的指令取指默认要求4字节对齐（虽支持非对齐访问，但非对齐取指会被拆分为两次总线操作，额外消耗1-2个周期）：

• 当ISR不压栈R4-R11时，汇编代码长度极短，可能导致读定时器指令落在非对齐地址上，触发非对齐取指，增加执行周期；
• 手动压栈R4-R11的代码（多了若干PUSH指令）刚好让读定时器指令对齐到4字节边界，取指效率更高，最终测量的延迟值反而更小。

2. 硬件压栈与总线访问的时序冲突 #

Cortex-M响应中断时，硬件会自动压栈R0-R3、R12、LR、PC、xPSR共8个寄存器，该操作通过总线批量完成：

• 无手动压栈时，硬件压栈完成后立即执行读定时器指令，此时总线可能还在处理硬件压栈的收尾写操作，导致读定时器的总线请求被短暂阻塞；
• 手动压栈的PUSH指令会占用几个周期，刚好让总线完成硬件压栈操作，读定时器指令可无阻塞执行，因此测量到的延迟更低。

3. 汇编器的隐含指令插入 #

即使手动编写不压栈的汇编ISR，部分IDE的汇编器（尤其是O0优化下）可能自动插入隐含指令：

• 比如为保证栈帧对齐插入调整指令，或为兼容调试机制添加不必要的寄存器操作，这些额外指令会增加ISR执行周期，导致延迟测量值偏大。

4. 定时器清零与中断触发的时序误差 #

你采用的「清零定时器→触发SWIER」操作，在O0优化下，编译器可能微调指令顺序：

• 不压栈的ISR执行极快，可能在定时器真正完成清零前就进入ISR读取计数值，导致测量值偏大；
• 压栈操作占用的周期给定时器清零留出了总线同步时间，读定时器时的计数值更接近真实中断延迟。

验证建议 #

• 检查汇编ISR入口地址和读定时器指令的地址，确认是否为4字节对齐；
• 在汇编代码中添加ALIGN 4指令强制对齐，再对比测量结果；
• 简化主程序代码，确保TIM2->CNT = 0和EXTI->SWIER = EXTI_SWIER_SWIER0指令连续执行，无其他干扰；
• 查看IDE生成的反汇编代码，确认不压栈的ISR是否被插入额外指令。

内容的提问来源于stack exchange，提问作者MasterLu