如何在ARM Cortex-M4上实现非对齐int存储并解决GCC编译异常？

你的问题核心是GCC将连续两个32位存储操作优化成了要求8字节对齐的strd指令，导致非对齐地址触发HardFault。以下是几种解决方法：

方法1：用volatile阻止编译器优化 #

通过volatile限定符告知编译器不要对目标内存操作做合并优化，强制生成独立的非对齐32位存储指令：

void Store(uint8_t* p, uint32_t a, uint32_t b)
{
  volatile uint32_t* p32 = (volatile uint32_t*)p;
  p32[0] = a;
  p32[1] = b;
}

编译后会生成两条单独的str指令，Cortex-M4默认允许非对齐的32位访问，不会触发异常。

方法2：定义GCC扩展的非对齐32位类型 #

利用GCC的属性扩展，定义一个要求1字节对齐的32位类型，明确告诉编译器该类型无需对齐：

typedef uint32_t unaligned_u32 __attribute__((aligned(1)));

void Store(uint8_t* p, uint32_t a, uint32_t b)
{
  unaligned_u32* p32 = (unaligned_u32*)p;
  p32[0] = a;
  p32[1] = b;
}

编译器会识别该类型的非对齐需求，避免生成strd这类强制对齐的指令。

方法3：手动按字节拆分存储（无依赖最稳妥） #

如果完全不想依赖编译器行为，可以手动拆分32位数据为字节存储，彻底规避对齐问题：

void Store(uint8_t* p, uint32_t a, uint32_t b)
{
    p[0] = (uint8_t)(a >> 0);
    p[1] = (uint8_t)(a >> 8);
    p[2] = (uint8_t)(a >> 16);
    p[3] = (uint8_t)(a >> 24);
    
    p[4] = (uint8_t)(b >> 0);
    p[5] = (uint8_t)(b >> 8);
    p[6] = (uint8_t)(b >> 16);
    p[7] = (uint8_t)(b >> 24);
}

关于非对齐int类型的说明 #

标准C中没有专门的非对齐整数类型，但GCC通过__attribute__((aligned(1)))这类扩展属性，可以自定义出支持非对齐访问的整数类型，本质是给编译器提供对齐要求的提示。

另外需要注意：Cortex-M4的非对齐访问需要确保系统控制寄存器SCB->CCR的UNALIGN_TRP位为0（默认值），如果该位被设为1，即使是单条非对齐str指令也会触发HardFault。

内容的提问来源于stack exchange，提问作者personal_cloud