如何对RISC-V多周期核PicoRV32进行流水线改造？

1. 先拆分单模块为阶段子模块 #

原单模块混杂所有阶段逻辑，这是改造最大的阻碍，第一步必须做模块化拆分：

• 取指模块(inst_fetch)：负责PC生成、指令内存读取，输出当前指令与下一个PC值，仅与PC寄存器、指令内存交互。
• 寄存器读取模块(reg_read)：接收指令，解析寄存器地址，读取对应寄存器值，同时输出指令类型、立即数、写回控制等信号，仅与寄存器文件、前级输出交互。
• 执行模块(execute)：接收操作数、控制信号，完成ALU运算、加载/存储内存访问、写回地址生成等操作，处理最终的指令执行逻辑。

拆分核心是明确每个模块的输入输出边界，把跨阶段的混杂逻辑彻底剥离，先保证拆分后的多周期核和原核功能完全一致，再进行流水线改造。

2. 插入第一级流水线寄存器（取指→寄存器读） #

从最基础的一级流水线入手，先实现取指与寄存器读阶段的重叠：

• 在inst_fetch和reg_read之间插入流水线寄存器if_reg，寄存内容包括：
  • 当前指令(inst)
  • 当前PC值(pc)
• 时钟上升沿触发时，将取指模块的输出锁存到if_reg，寄存器读取模块从if_reg获取数据，而非直接从取指模块读取。
• 初始阶段可以暂时忽略冒险，先验证无依赖指令序列的流水线运行（比如连续NOP、独立算术指令）。

3. 处理数据冒险（寄存器读写依赖） #

流水线后会出现“上一条指令未写回寄存器，下一条指令已读取该寄存器旧值”的问题，两种入门级解决方式：

• 数据停顿(Stall)：在reg_read模块中检测当前指令的源寄存器是否是上一条指令的目的寄存器，若是则拉低流水线使能信号，让取指、寄存器读阶段停顿一个周期，等上一条指令写回寄存器后再继续。
• 前递(Forwarding)：直接将执行阶段的运算结果作为寄存器读取阶段的源操作数，跳过寄存器文件读取，这种方式无停顿，逻辑稍复杂但性能更好。

4. 处理控制冒险（分支指令） #

分支指令会改变PC，导致流水线中已取的后续指令无效，需做：

• 分支冲刷(Flush)：当执行阶段判断分支成立时，给if_reg发送flush信号，将寄存器中的指令置为NOP，避免无效指令进入后续阶段。
• 初期可以不做分支预测，直接在执行阶段完成分支判断后再刷新流水线，后续再优化分支预测逻辑。

5. 分步验证，避免一次性全改 #

利用你已有的gcc、Verilator、GTKWave环境，分阶段验证：

1. 拆分模块后，保持多周期逻辑不变，验证功能与原核完全一致。
2. 插入第一级流水线寄存器，关闭冒险处理，验证无依赖指令序列的流水线运行波形。
3. 加入数据冒险处理逻辑，验证有依赖指令序列的正确性。
4. 加入分支冲刷逻辑，验证分支指令的流水线行为。

6. 简化代码示例 #

取指模块 #

module inst_fetch (
    input clk,
    input rst_n,
    input [31:0] branch_pc,
    input branch_taken,
    output reg [31:0] pc,
    output [31:0] inst
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            pc <= 32'h0;
        end else begin
            pc <= branch_taken ? branch_pc : pc + 4;
        end
    end

    // 同步读指令内存示例
    inst_mem inst_mem (
        .addr(pc),
        .clk(clk),
        .data_out(inst)
    );
endmodule

流水线寄存器模块 #

module if_reg (
    input clk,
    input rst_n,
    input flush,
    input [31:0] if_inst,
    input [31:0] if_pc,
    output reg [31:0] id_inst,
    output reg [31:0] id_pc
);
    always @(posedge clk or negedge rst_n) begin
        if (!rst_n) begin
            id_inst <= 32'h0; // NOP指令
            id_pc <= 32'h0;
        end else if (flush) begin
            id_inst <= 32'h0;
            id_pc <= id_pc;
        end else begin
            id_inst <= if_inst;
            id_pc <= if_pc;
        end
    end
endmodule

7. 波形调试重点 #

用GTKWave观察时，重点关注：

• 流水线寄存器的锁存时机：确认每个时钟沿，前一阶段输出正确锁存到寄存器。
• 冒险处理信号：数据依赖时，观察stall或forwarding信号是否生效。
• 分支flush信号：分支成立时，确认流水线寄存器被置为NOP。

内容的提问来源于stack exchange，提问作者Alexa