AArch64架构下32位W{n}与64位X{n}寄存器的性能差异问询

在AArch64架构下，32位W{n}和64位X{n}寄存器的整数运算性能差异，得分指令类型和硬件实现来看：

一、简单算术指令（如add） #

对于add这类基础算术逻辑指令，绝大多数现代AArch64核心上，W{n}和X{n}版本的执行效率完全一致。因为这些指令的运算单元在硬件设计上是64位宽的，执行32位运算时并不会减少硬件负载——核心只是忽略了结果的高32位，或者自动将高32位清零，但运算周期和资源占用和64位版本没区别。

二、复杂算术指令（如sdiv） #

除法这类运算量更大的指令，情况会不一样：

• 部分AArch64核心对32位除法做了专门优化，sdiv W1, W2, W3的执行周期会比64位版本更短。比如一些高通骁龙的Cortex-A系列核心，32位除法的延迟和吞吐量都优于64位；苹果M系列的Firestorm核心也有类似优化，32位除法的执行周期大约是64位版本的一半。
• 这是因为除法单元的设计通常是可配置的，处理32位运算时可以启用更高效的路径，避免不必要的64位运算开销。

三、平台差异的影响 #

不同厂商的AArch64核心实现差异确实会导致性能表现不同：

• 苹果M系列（Firestorm/Icestorm）：对32位运算的优化比较到位，除了除法，部分位操作指令的32位版本也有微小优势，但仅在紧循环中能体现出来。
• 高通骁龙（Cortex-X/Cortex-A系列）：部分中高端核心针对32位除法、乘法有明确的性能优化，低端核心可能差异不大。
• 其他Cortex-A核心：比如Cortex-A55这类能效核心，32位和64位简单指令几乎无差异，复杂指令的优化程度也较低。

四、ARM官方文档的说明 #

ARM官方的架构参考手册（ARMv8-A）里，并没有强制要求32位指令必须比64位更快，只是允许实现者对32位运算做优化。官方的性能优化指南里会提到，在确定数据能容纳在32位时，优先使用W{n}寄存器可以帮助核心利用潜在的优化路径，但也明确指出，这种优势只在特定场景下（如紧循环中的复杂运算）才会显现。

五、实践建议 #

如果你现在写汇编时统一用X{n}，没必要为了微小的性能收益全面切换，除非满足以下条件：

• 代码处于性能敏感的紧循环中，且循环内大量使用除法、乘法这类复杂指令；
• 目标平台明确支持32位运算的性能优化（比如你针对M系列或高端骁龙做优化）。
  如果是普通业务代码，一致性带来的可维护性远比那点微小性能重要。

内容的提问来源于stack exchange，提问作者DarkDust