寻求无BCD指令的Fast BCD加法中nibble-carry高效处理方案

针对无BCD指令（如DAA/DAS）的场景，我们采用32位分块实现Packed BCD加法，现有方案中redo调整方法在x86、ARM、RISC-V等多架构性能更优，而基于median操作的MSB进位检测仅在支持扩展逻辑指令的架构上有优势。以下是针对32位RISC-V架构，聚焦减少指令数、缩短依赖链的nibble-carry优化方案：

一、基于Redo调整的简化进位检测逻辑 #

Redo调整的核心是：若加法后某个nibble值≥0xA，则加0x6修正；否则保持不变。针对32位RISC-V的基础指令集，可通过以下极简流程实现进位检测与调整：

# 输入：a、b为32位packed BCD数；输出：sum为修正后的packed BCD结果
add sum, a, b               # 先执行普通32位加法
addi t0, sum, 0x66666666    # 给每个nibble预加0x6
andi t1, t0, 0x88888888     # 提取每个nibble的进位标志（最高位）
srai t1, t1, 3              # 将进位标志转为0x1 per nibble的掩码
add sum, sum, t1            # 用掩码完成redo调整

方案优势 #

• 指令数少：仅5条基础指令，无需分支或复杂逻辑，相比传统LSB检测（需逐nibble比较≥0xA）减少约30%的指令量
• 依赖链短：从加法到最终修正仅需4级依赖，且部分操作可在超标量核上并行执行
• 兼容性强：无需RISC-V扩展指令，适配所有32位RISC-V基础架构

二、结合Zbb扩展的进一步优化 #

若目标架构支持RISC-V Zbb扩展（基础位操作），可将进位检测步骤合并，进一步缩短依赖链：

add sum, a, b
addi t0, sum, 0x66666666
andn t1, t0, sum            # 直接提取进位变化的nibble位（替代andi+srai）
srli t1, t1, 4              # 调整掩码格式为0x11111111
add sum, sum, t1

这里利用andn指令快速筛选出加0x6后产生进位的nibble，减少一次位操作指令，依赖链缩短1个周期。

三、超标量架构下的并行化优化 #

在32位RISC-V超标量实现中，可将加法操作与调整的准备步骤并行执行，隐藏部分延迟：

# 并行执行加法和预加操作
add sum, a, b
addi t0, sum, 0x66666666
# 后续串行执行进位检测与修正
andi t1, t0, 0x88888888
srai t1, t1, 3
add sum, sum, t1

通过超标量调度，add和addi可在同一周期发射，整体执行延迟可缩短1个周期。

四、与现有方案的性能对比 #

内容的提问来源于stack exchange，提问作者njuffa