RISC-V下32位有符号整数移位加法乘法的溢出检测问题

你当前的溢出判断条件仅覆盖了同号相乘后符号反转的部分溢出场景，存在两个核心缺陷：

1. 完全遗漏了异号相乘时的溢出情况（比如正数乘负数，结果溢出后变为正数）
2. 同号相乘的溢出并非只会导致符号反转，部分场景下结果符号符合预期但仍溢出，你的条件未覆盖这类情况

完整的溢出判断逻辑 #

32位有符号整数的取值范围是[-2^31, 2^31-1]（即[-2147483648, 2147483647]），乘法溢出的本质是实际乘积超出该范围，可通过两种方式判断：

方法1：计算前预判溢出（无需执行移位加法）

在启动乘法运算前，直接通过数值范围判断：

• 若a == 0或b == 0：无溢出
• 若a > 0：
  • 若b > 2147483647 / a → 正×正超出最大值，溢出
  • 若b < -2147483648 / a → 正×负超出最小值，溢出
• 若a < 0：
  • 若b > -2147483648 / a → 负×负超出最大值，溢出（-2147483648/a为正数）
  • 若b < 2147483647 / a → 负×正超出最小值，溢出（2147483647/a为负数）

方法2：基于移位加法结果验证溢出

若已通过移位加法得到低32位结果c，可通过以下逻辑验证：

• 同号相乘：
  • a > 0 && b > 0：若c < 0 或 c / a != b → 溢出
  • a < 0 && b < 0：若c < 0 或 c / a != b → 溢出（比如乘积为2^31时，补码结果为-2^31，此时c < 0；若乘积远大于2^31-1，补码结果可能为正，但c/a不等于b）
• 异号相乘：
  • a > 0 && b < 0：若c > 0 → 溢出（正×负结果应为负，若为正则溢出）
  • a < 0 && b > 0：若c > 0 → 溢出（负×正结果应为负，若为正则溢出）

针对你的测试案例的排查 #

对于a=-3434421、b=-12555，绝对值乘积为43119155655，远大于2147483647，确实溢出。此时32位补码结果应为169482695（正数），本应触发你原来的条件2却未触发，建议检查：

1. 移位加法实现中是否正确处理了负数的算术右移
2. 条件判断代码是否存在笔误（比如将c > 0误写为c < 0）

内容的提问来源于stack exchange，提问作者gabibbo quinto