Simics中RISC5平台HART核心架构相关技术问询

1. 组件连接方式与内存实现机制 #

• 组件连接：你当前使用的是Simics中的最小化RISC5仿真平台，为简化基础功能验证仅保留UART外设。这类平台未采用AXI等标准总线，而是通过HART核心的内部内存映射接口直接连接外设与内存：UART被映射到HART的特定地址空间，核心通过读写对应地址完成数据交互；内存则直接绑定到HART的地址译码单元，无显式mem_bus组件是因为平台省略了总线层次，用直接地址映射替代了总线仲裁逻辑。
• 内存实现：Simics中该平台的内存基于simics-memory对象实现，直接关联到HART的地址空间，核心发出的内存请求无需经过总线，直接由内存对象响应，地址范围在平台初始化时已完成配置，可通过Simics命令list-address-spaces查看具体映射。

2. HART核心缓存的实现可行性 #

即使无显式mem_bus组件，依然可以在Simics中为HART核心添加缓存：

• 可使用Simics内置的riscv-hart-cache模型，直接挂载到HART的内存接口与底层内存对象之间，无需依赖总线组件；
• 自定义缓存模型：通过Simics的API编写缓存逻辑，模拟指令缓存（I-Cache）和数据缓存（D-Cache）的命中、失效、回写行为，只需将缓存的输入接口绑定到HART的内存请求输出，输出接口绑定到内存对象的请求输入即可；
• 配置时需注意地址映射的一致性，确保缓存覆盖的地址范围与内存的有效地址范围匹配，可通过set-parameter命令调整缓存的大小、关联度等参数。

3. 核心组件含义解释 #

• PS：全称Platform Supervisor，即平台监控组件，负责管理RISC5平台的全局状态，包括复位控制、电源状态监控、平台配置寄存器的读写，是核心与平台硬件资源交互的顶层控制单元。
• Virtio_entropy：Virtio标准的熵源设备，用于向仿真系统提供硬件级随机数，主要服务于系统的加密模块、随机数生成器等，通过内存映射地址读写获取随机数数据。
• Clint：全称Core Local Interruptor，即核心本地中断控制器，专门为单个HART核心提供中断服务，支持软件中断（由其他核心或自身触发）和定时器中断（用于任务调度、超时处理），中断信号直接连接到HART的中断输入引脚。
• Cell：Simics中的组件容器，用于将HART核心、缓存、本地外设等相关组件打包为一个逻辑单元，便于组件的管理、复用和仿真场景的快速部署，Cell本身不参与数据交互，仅作为组织层级存在。

内容的提问来源于stack exchange，提问作者Herman Singh Umrao