标准C++中如何强制特定内存存储序列？相关标准依据是什么？

在典型的嵌入式系统或设备驱动开发中，经常需要对MMIO/PIO寄存器执行特定顺序的内存存储操作，比如：

store byte 0x10 to 0x40002000
store byte 0xAA to 0x40002001

这里必须严格保证顺序，合并写入（比如一次性写入16位值0xAA10到0x40002000）或者因写入未被读取而被编译器优化掉都是错误的。

在C语言中，我们通常用volatile变量来实现这个需求：

*(volatile uint8_t *)0x40002000 = 0x10;
*(volatile uint8_t *)0x40002001 = 0xAA;

核心问题 #

在标准C++中，此类代码是否能保证得到预期的存储顺序？如果不能，是否有方法可以保证该顺序？相关的标准条款（任意版本）是什么？

一、单纯volatile无法保证跨对象存储顺序 #

在标准C++中，仅使用volatile不能保证不同volatile对象的存储操作顺序。

以C++17标准为例，条款[intro.execution]/17明确：对volatile对象的访问属于可见副作用，但标准仅约束两点：

• 同一个volatile对象上的读写操作不能被重排；
• 编译器不得优化掉对volatile对象的访问。

但对于不同的volatile对象，编译器和底层处理器仍可能对它们的存储操作进行重排——除非有额外的同步机制建立操作间的顺序约束。

二、保证存储顺序的可行方法 #

1. 插入内存屏障 #

在两个volatile写入之间插入编译器内存屏障，阻止编译器层面的重排；若目标平台存在处理器级别的指令重排，还需插入硬件内存屏障。

比如GCC/Clang环境下，可使用编译器屏障：

*(volatile uint8_t *)0x40002000 = 0x10;
__asm__ __volatile__("" ::: "memory"); // 编译器屏障，禁止重排跨屏障的volatile操作
*(volatile uint8_t *)0x40002001 = 0xAA;

针对ARM等需要硬件屏障的架构，可直接插入对应指令：

*(volatile uint8_t *)0x40002000 = 0x10;
__asm__ __volatile__("dmb sy" ::: "memory"); // 硬件+编译器双重屏障
*(volatile uint8_t *)0x40002001 = 0xAA;

2. 使用std::atomic（C++11及以后） #

将MMIO地址映射为std::atomic<uint8_t>对象，通过指定内存序（如默认的memory_order_seq_cst）保证操作顺序：

#include <atomic>

std::atomic<uint8_t>* reg1 = reinterpret_cast<std::atomic<uint8_t>*>(0x40002000);
std::atomic<uint8_t>* reg2 = reinterpret_cast<std::atomic<uint8_t>*>(0x40002001);
reg1->store(0x10, std::memory_order_seq_cst);
reg2->store(0xAA, std::memory_order_seq_cst);

根据C++标准[atomics.order]/2，memory_order_seq_cst保证所有原子操作按全局一致的顺序执行，不会出现跨atomic对象的重排。

三、标准条款依据 #

• C++17 [intro.execution]/17：明确不同volatile对象的操作仅在存在“happens-before”关系时才保证顺序，单纯volatile访问不跨对象建立该关系。
• C++11及以后 [atomics.order]：定义了不同内存序的约束规则，memory_order_seq_cst提供全局顺序一致性。

内容的提问来源于stack exchange，提问作者nneonneo