能否强制NASM生成带0偏移量的mov指令？

结论 #

NASM确实会自动折叠+0这类无意义的地址偏移，且该行为不属于常规优化范畴，-O0参数和strict关键字均无法阻止——这是NASM在语法解析阶段就会执行的地址表达式化简操作。

原因说明 #

NASM在处理内存操作数的地址表达式时，会自动化简常量运算（比如+0、-0这类恒等操作），这一过程发生在指令编码之前的语法解析阶段，而非代码生成阶段的优化步骤：

• -O0仅禁用代码生成阶段的优化（如指令替换、指令重排等），无法影响地址表达式的化简；
• strict关键字的作用是强制使用特定的指令编码形式（比如严格要求立即数寻址而非寄存器寻址），但对地址表达式的常量折叠无效。

从你提供的字节码也能验证这一点：mov dword [rdi+0], 0xab被编码为c7 07 ab 00 00 00（对应mov dword [rdi], 0xab的短编码），而[rdi+4]则保留了偏移字节，生成c7 47 04 cd 00 00 00。

可行解决方案 #

1. 编译器层面适配NASM行为 #

这是最直接且可持续的方案：在编译器生成汇编代码时，对偏移量为0的内存访问，直接输出[rdi]而非[rdi+0]。这样生成的汇编代码经过NASM编译后，自然会和你期望的基准字节码一致，无需额外处理。

2. 手动指定指令字节（适合固定场景） #

如果不想修改编译器逻辑，可以用NASM的.byte伪指令直接输出目标字节码，强制保留偏移0的编码形式：

foo:
    ; 对应 mov dword [rdi+0], 0xab 的完整编码（带0偏移）
    .byte 0xc7, 0x47, 0x00, 0xab, 0x00, 0x00, 0x00
    mov dword [rdi+4], 0xcd
    ret

该方法的缺点是需要手动对应x86指令编码，灵活性较差，仅适合少量固定指令的场景。

3. 用NASM宏封装内存操作 #

通过自定义宏来处理内存赋值，由宏自动判断偏移是否为0并生成对应代码：

%define mov_dword_ptr(base, off, val) \
    %if off == 0 \
        mov dword [base], val \
    %else \
        mov dword [base+off], val \
    %endif

foo:
    mov_dword_ptr(rdi, 0, 0xab)
    mov_dword_ptr(rdi, 4, 0xcd)
    ret

编译器只需生成宏调用即可，由NASM完成偏移判断，保证输出的字节码一致性。

内容的提问来源于stack exchange，提问作者MyNameIsTrez